• 제목/요약/키워드: multiplier transform

검색결과 49건 처리시간 0.023초

그룹 곱셈 계수를 위한 Modified CSD 그룹 곱셈기 디자인 (Modified CSD Group Multiplier Design for Predetermined Coefficient Groups)

  • 김용은;허일남;정진균
    • 대한전자공학회논문지SD
    • /
    • 제44권9호
    • /
    • pp.48-53
    • /
    • 2007
  • Fast Fourier Transform(FFT)과 같은 디지털 신호처리 응용에서는 계수가 미리 정해진 특정 그룹의 곱셈기를 사용한다. 본 논문에서는 수정된 CSD 알고리즘 및 부분곱 공유 알고리즘을 기반으로 계수가 미리 정해진 특정 그룹의 곱셈 계수를 위한 효율적인 곱셈기 설계 방법을 제안한다. 제안한 알고리즘을 direct digital frequency synthesizer(DDFS)에 사용되는 sine/cosine 생성회로 및 128 point radix-24 FFT에 사용되는 곱셈기에 적용하였을 경우 기존 곱셈에 비하여 면적, 소비전력, 속도에서 최대 34%의 이득이 있음을 CAD 시뮬레이션을 통해 보인다.

고속 디지털 신호처리를 위한 MBA기반 병렬 MAC의 효율적인 구조 (A Efficient Architecture of MBA-based Parallel MAC for High-Speed Digital Signal Processing)

  • 서영호;김동욱
    • 대한전자공학회논문지SD
    • /
    • 제41권7호
    • /
    • pp.53-61
    • /
    • 2004
  • 본 논문에서는 고속의 곱셈-누적 연산을 수행할 수 있는 새로운 MAC(Multiplier- Accumulator)의 구조를 제안하였다. 부분 곱의 생성을 위해서 1의 보수 기반의 고속 Booth 알고리즘(Modified Booth Algorithm, MBA)를 이용하였고 다수의 부분 곱을 더하기 위해서 CSA(Carry Save Adder)를 이용하였다. 부분 곱을 더하는 과정에서 Booth 인코딩 시 이용한 1의 보수 체계를 2의 보수 체계로 보상하고 이전 합과 캐리를 누적하는 연산을 수행하여 고속의 누적 연산이 가능한 구조를 제안한다. 또한 부분 곱의 덧셈에서 하위 비트들을 2 비트 CLA(Carry Look-ahead Adder)를 이용하여 연산함으로써 최종 덧셈기의 입력 비트수를 줄임으로써 전체적인 임계경로를 감소시켰다. 제안된 MAC을 JPEG2000을 위한 DWT (Discrete Wavelet Transform) 필터링 연산에 적용하여 고속의 디지털 신호처리가 가능함을 보였고 기존의 연구와 비교하여 향상된 성능을 보이는 것을 확인하였다.

2-D Large Inverse Transform (16×16, 32×32) for HEVC (High Efficiency Video Coding)

  • Park, Jong-Sik;Nam, Woo-Jin;Han, Seung-Mok;Lee, Seong-Soo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제12권2호
    • /
    • pp.203-211
    • /
    • 2012
  • This paper proposes a $16{\times}16$ and $32{\times}32$ inverse transform architecture for HEVC (High Efficiency Video Coding). HEVC large transform of $16{\times}16$ and $32{\times}32$ suffers from huge computational complexity. To resolve this problem, we proposed a new large inverse transform architecture based on hardware reuse. The processing element is optimized by exploiting fully recursive and regular butterfly structure. To achieve low area, the processing element is implemented by shifters and adders without multiplier. Implementation of the proposed 2-D inverse transform architecture in 0.18 ${\mu}m$ technology shows about 300 MHz frequency and 287 Kgates area, which can process 4K ($3840{\times}2160$)@ 30 fps image.

삼항 기약다항식 기반의 저면적 Shifted Polynomial Basis 비트-병렬 곱셈기 (Low Space Complexity Bit-Parallel Shifted Polynomial Basis Multipliers using Irreducible Trinomials)

  • 장남수;김창한
    • 정보보호학회논문지
    • /
    • 제20권5호
    • /
    • pp.11-22
    • /
    • 2010
  • 최근 Fan과 Dai는 이진체 곱셈기의 효율성을 개선하기 위하여 Shifted Polynomial Basis(SPB)를 제안하고 이를 이용한 non-pipeline 비트-병렬 곱셈기를 제안하였다. SPB는 PB에 {1, ${\alpha}$, $\cdots$, ${\alpha}^{n-l}$}에 ${\alpha}^{-\upsilon}$를 곱한 것으로, 이 둘 사이는 매우 적은 비용으로 쉽게 기저 변환이 된다. 이후 삼항 기약다항식 $f(x)=x^n+x^k+1$을 사용하여 Modified Shifted Polynomial Basis(MSPB) 기반의 SPB 비트-병렬 Mastrovito type I과 type II 곱셈기가 제안되었다. 본 논문에서는 SPB를 이용한 비트-병렬 곱셈기를 제안한다. n ${\neq}$ 2k 일 때 제안하는 곱셈기 구조는 기존의 모든 SPB 곱셈기와 비교하여 효율적인 공간 복잡도를 가진다. 또한, 기존의 가장 작은 공간 복잡도를 가지는 곱셈기와 비교하여 1 ${\leq}$ k ${\leq}$ (n+1)/3인 경우 항상 효율적이다. 또한, (n+2)/3 $\leq$ k < n/2인 경우에도 일분 경우를 제외하고 기존 결과보다 항상 작은 공간 복잡도를 가진다.

The FPGA Implementation of Wavelet Transform Chip using Daubechies′4 Tap Filter for DSP Application

  • Jeong, Chang-Soo;Kim, Nam-Young
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 추계종합학술대회 논문집
    • /
    • pp.376-379
    • /
    • 1999
  • The wavelet transform chip is implemented with Daubechies' 4 tap filter. It works at 20MHz in Field Programmable Gate array (FPGA) implementation of Quadrature Mirror Filter(QMF) Lattice Structure. In this paper, the structure contains taro-channel quadrature mirror filter, data format converter(DFC), delay control unit(DCU), and three 20$\times$8 bits real multiplier. The structures for the DFC and DCU need to he regular and scalable, require minimum number of regular, and thereby lead to an efficient and scalable architecture for the Discrete Wavelet Transform(DWT). These results present the possibility that it can be used in Digital Signal Processing(DSP) application faster than Fourier transform at small area with lour cost.

  • PDF

DFT에 의한 비데오 코덱용 DCT의 단순한 시스톨릭 어레이 (A Simple Discrete Cosine Transform Systolic Array Based on DFT for Video Codec)

  • 박종오;이광재;양근호;박주용;이문호
    • 대한전자공학회논문지
    • /
    • 제26권11호
    • /
    • pp.1880-1885
    • /
    • 1989
  • In this paper, a new approach for systolic array realizing the discrete cosine transform (DCT) based on discrete Fourier transform (DFT) of an input sequence is presented. The proposed array is based on a simple modified DFT(MDFT) version of the Goertzel algorithm combined with Kung's approach and is proved perfectly. This array requires N cells, one multiplier and takes N clock cycles to produce a complete N-point DCT and also is able to process a continuous stream of data sequences. We have analyzed the output signal-to-noise ratio(SNR) and designed the circuit level layout of one-PE chip. The array coefficients are static adn thus stored-product ROM's can be used in place of multipliers to limit cost as eliminate errors due to coefficients quantization.

  • PDF

A Study on the Design of DCT Module using Distributed Arithmetic Method

  • Yang Dong Hyun;Ku Dae Sung;Kim Phil Jung;Yon Jung Hyun;Kim Sang Duk;Hwang Jung Yeun;Jeong Rae Sung;Kim Jong Bin
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 학술대회지
    • /
    • pp.636-639
    • /
    • 2004
  • In present, there are many methods such as DCT, Wavelet Transform, or Quantization -to the image compression field, but the basic image compression method have based on DCT. The representative thing of the efficient techniques for information compression is DCT method. It is more superior than other information conversion method. It is widely applied in digital signal processing field and MPEG and JPEG which are selected as basis algorithm for an image compression by the international standardization group. It is general that DCT is consisted of using multiplier with main arithmetic blocks having many arithmetic amounts. But, the use of multiplier requires many areas when hardware is embodied, and there is fault that the processing speed is low. In this paper, we designed the hardware module that could run high-speed operation using row-column separation calculation method and Chen algorithm by distributed arithmetic method using ROM table instead of multiplier for design DCT module of high speed.

  • PDF

영상 데이터 압축을 위한 2-채널 멀티웨이브렛 변환과 전후처리 필터의 적용 (Two-Channel Multiwavelet Transform and Pre/Post-Filtering for Image Compression)

  • 허웅;최재호
    • 한국컴퓨터산업학회논문지
    • /
    • 제5권7호
    • /
    • pp.737-746
    • /
    • 2004
  • 본 논문에서는 영상 데이터 압축을 위하여 2- 채널 멀티웨이브렛 변환을 적용하였다. 멀티웨이브렛 시스템은 음성 데이터 등의 비정상적인 신호의 압축에 스칼라 웨이브렛 시스템을 능가하는 우수한 성능을 나타내는 것으로 알려져 있으나 2차원 데이터인 영상 데이터의 경우에는 멀티웨이브렛 시스템 특유의 시각적 격자 오류가 발생하는 문제가 있다. 본문의 멀티웨이브렛 변환 및 압축 시스템에서는 멀티웨이브렛 효과에 의하여 발생하는 격자 오류를 제거하기 위하여 전후처리 필터링을 멀티웨이브렛 변환 및 압축 시스템에 접목하는 방법을 제시하였다. 또한, 제안한 시스템의 성능을 검증하기 위하여 컴퓨터 시뮬레이션을 수행하였으며 영상 데이터의 압축 기능 측면에서 스칼라 웨이브렛 시스템과 비교하였다. 이때, 비트 할당과 양자화를 위해서 전송율 결과는 제안한 멀티웨이브렛 변화 및 압축 시스템이 스칼라 웨이브렛 시스템 보다 영상 압축 성능 측면에서 1 ~ 2 dB 우수한 것으로 나타났다. 만약 SPIHT과 run-length 채널 부호화 기법 등의 우수한 압축 기술을 멀티웨이브렛 변환 시스템에 적용한다면 더욱 우수한 성능 개선 효과를 기대할 수 있을 것으로 사료된다.

  • PDF