• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.96-102
• /
• 2008

SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.94-101
• /
• 2010

최근 여러 개의 프로세서 및 메모리를 한 개의 칩에 구현하여 다양한 알고리즘을 구현하는 Multi-Processor System-on-Chip (MPSoC) 설계가 가능해지면서, 프로세서 간 interconnection을 최적화 하는 문제가 중요해졌다. Application에 따라서 최적 interconnection이 다르기 때문에, 체계적으로 다양한 사양에 적합한 interconnection 구조를 설계하는 방법이 필요하다. 본 논문에서는 프로세서가 4~16개 정도인 MPSoC application에서는 버스 구조가 적절한 점에 주목하여, 간단한 arbitration이 특징인 Single Arbitration Multiple Bus Accesses (SAMBA) 형 버스 구조를 이용하여, 다양한 application에 대한 성능 제약 조건을 만족하는 저비용 버스 구조를 찾는 새로운 방법을 제안하였다. 다양한 Application을 실험에 이용하여, 제안한 방법으로 성능 제약 조건 내에서 저비용 버스 구조를 찾았다. 같은 성능으로 최적화 전의 구조에 비해서 버스 분할에 필요한 로직 사용이 경우에 따라 약 50% 이상 감소한다. 또한 다양한 성능 조건에 대한 저비용 버스 구조를 찾을 수 있었다.

• 한국정보통신학회논문지
• /
• 제10권6호
• /
• pp.1045-1054
• /
• 2006

본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

• 한국시뮬레이션학회논문지
• /
• 제2권1호
• /
• pp.13-22
• /
• 1993

In a multiple-bus multiprocessor system in which processors and memory modulus are interconnected through system buses, time delay due to bus contention degrades system performance. In order to reduce such a problem , and optimal bus arbitration scheme and its hardware are neccessary. In this study, performaces of four arbitration schemes are analyzed and compared : fixed-priority, equal-priority, rotating-priority and round-robin priority schemes. For the study, the software simulator of a multiple-bus multiprocessor system is developed by using SLAM II. Simulation results show that, when memory sccesses are evenly distributed to all memory modulus, round-robin priority scheme provides the best performance. But when a hot spot exists, the use of the fixed priority scheme results in the shortest access time.

• 대한전자공학회논문지SD
• /
• 제42권12호
• /
• pp.35-44
• /
• 2005

SoC 설계 기술의 발달로 하나의 칩 내에 집적되는 시스템이 다양한 기능을 수행함에 따라 높은 버스 대역폭이 요구되고 있으며, 시스템 버스의 성능이 전체 시스템의 성능에 큰 영향을 미치고 있다. 본 논문은 다중 마스터를 갖는 SoC용 플랫폼의 효율적인 버스 자원 관리를 위해 다층 구조를 갖는 공유 버스의 레이턴시 모델을 제시하였다. 제안된 모델을 이용하여 시스템의 특성과 레이어 및 마스터 수의 증가에 따른 버스의 레이턴시를 분석하였다. 레이턴시 모델을 통해 유도된 버스 처리량과 MPEG, USB2.0과 같은 IP를 포함하는 SoC플랫폼이 필요로 하는 처리량과의 비교를 통해 IP 수에 적합한 버스 레이어를 정량화하여 특정 SoC플랫폼에 최적인 멀티레이어 구조를 도출하였다. 끝으로 제안된 모델의 레이턴시와 MaxSim을 이용한 버스의 레이턴시를 비교하였을 때, 싱글레이어와 멀티레이어에서 각각 $96\%$와 $85\%$ 이상의 정확도를 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1141-1142
• /
• 2011

An electrical vehicle (EV) is a huge issue in the automotive industry. The EV have many electrical units: electric motors, batteries, converters, ets. The DC power distribution system (PDS) is essential for the EV. The DC PDS offers many advantages. However, multiple loads in the DC PDS may affect the severe instability on the DC bus voltage. Therefore, a voltage bus conditioner (VBC) may use the DC PDS. The VBC is used to mitigate the voltage transient on the bus. In this paper, sliding mode controller (SMC) is designed for the VBC of DC PDS in the EV. The simulation results by PISM simulation package are presented for validating the proposed control technique.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.1234-1235
• /
• 2011

A DC Power Distribution Systems(DC PDS) are widely used in telecommunication system, electric vehicle, aircraft, military system, etc. In the DC PDS, DC bus voltage instability may be occurred by the operation of multiple loads such as pulsed power load, motor drive system, and constant power loads. To damp the transients of the DC bus voltage, the Voltage Bus Conditioner(VBC) with the PI compensator is used. In this paper, the validity of the proposed VBC system is verified by PSIM simulation package.

• ETRI Journal
• /
• 제43권3호
• /
• pp.471-482
• /
• 2021

Several code-division multiple access (CDMA)-based interconnect schemes have been recently proposed as alternatives to the conventional time-division multiplexing bus in multicore systems-on-chip. CDMA systems with a dynamic assignment of spreading codewords are particularly attractive because of their potential for higher bandwidth efficiency compared with the systems in which the codewords are statically assigned to processing elements. In this paper, we propose a novel distributed arbitration scheme for dynamic CDMA-bus-based systems, which solves the complexity and scalability issues associated with commonly used centralized arbitration schemes. The proposed arbitration unit is decomposed into multiple simple arbitration elements, which are connected in a ring. The arbitration ring implements a token-passing algorithm, which both resolves destination conflicts and assigns the codewords to processing elements. Simulation results show that the throughput reduction in an optimally configured dynamic CDMA bus due to arbitration-related overheads does not exceed 5%.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.9-18
• /
• 2005

본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스로 구성된 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 멀티 마스터와 멀티 슬레이브를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(hi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 스테이지와 결합된 마스터와 슬레이브의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 각각의 IP 코어를 배치하였다. 제안된 버스는 저전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 가지며 확장이 가능하다. 제안된 버스 구조는 AMBA와 비교하였을 때 bandwidth는 3.7배 증가하였고 latency는 0.25배 감소하였다.

• 한국ITS학회 논문지
• /
• 제23권2호
• /
• pp.50-68
• /
• 2024

본 연구의 목적은 버스노선의 설계 및 운영 단계에서 노선조정 활용을 위한 버스노선 스케치 방법론(Bus Route Sketch, BRS)을 개발하고, 그 적용 가능성을 제시하는데 있다. BRS 방법론은 버스 서비스의 공급자와 이용자를 모두 만족할 수 있는 버스노선 경로를 설계하기 위해 (1)적정 교통존의 설정, (2)설정된 교통존과 경로조합 방법론을 이용한 버스 운행경로 조합의 생성, 그리고 (3)노선버스 서비스 공급자와 이용자 측면의 다중 평가지표를 이용한 대안 운행경로의 평가와 순위결정으로 구성된다. 제시한 방법론을 적용한 결과, 공급자 관점에서 평가점수는 8.83에서 9.50으로 향상되고 이용자 관점에서 평가점수는 7.13에서 9.89까지 향상되는 바람직한 결과를 도출하였다. 본 BRS 방법론은 노선 계획 및 운영과정에 적합하도록 설계 및 개발되었기 때문에 운영 중인 버스노선의 평가와 조정 그리고 노선설계의 실무에서 활용이 가능할 것으로 기대된다.