
다중 MIL-STD-1553 버스 구조를 위한 인터페이스 모듈의 설계

성기택*

A Design of Interface Module for Multiple Level MIL-STD-1553 Bus Topology

Seung, Gi-Taek*

요 약

본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

ABSTRACT

In this paper, described a design result of bus interface module for multiple level MIL-STD-1553 data bus network. In general, MIL-STD-1553 network is used for single level data bus topology. But, according to applied system's structure, multiple level bus architecture is required. And for this, micro processor must be involved for system bus, and additional hardware and software functions are needed. The designed data bus interface module is simply consists of communication transceivers and simple electronic circuit without micro processor. Through the hardware testing and software simulation, the functional performance of the designed interface module was successfully validated.

키워드

MIL-STD-1553B, data bus topology, bus interface,

I. 서 론

1978년 최초로 항공기 내부에 탑재된 전자장비들 상호 간의 통신망을 간단하면서도 신속하고 신뢰성이 있으면서, 빠른 통신 속도를 위하여 MIL-STD-1553이 제안된 이래로 주로 항공기와 같은 여러 가지 전자장비 모듈이 통합되어 운용되는 첨단 무기체계에 표준의 통신망으로 사

용되어져 왔다. 이후 군용 무기체계의 첨단화와 함께 항공기뿐만 아니라 전차와 같은 지상 무기 체계에서도 각종 전자장비들이 함께 탑재되어 상호 연동되어 운용되는 시스템으로 발전되어 왔고, 이에 1553 통신망이 많이 채택되었다. 1553 프로토콜 자체의 우수한 신뢰성, 고속 통신 능력, 2중 여유(Dual Redundancy) 채널 운용 등의 장점으로 인하여 최근 인공위성과 같은 상용 전자 시스템에서도

탑재되어 운용되고 있다. 일반적으로 운용되는 1553 네트워크의 토플러지는 단일계층으로 운용되며, 시스템이 부가되고 규모가 큰 응용분야에서는 다중계층의 토플러지로 이용 가능하다. 다중 계층 토플러지로의 응용을 위하여 버스 사이의 메시지의 중계를 위하여 일반적으로 마이크로 프로세서가 이용되고 있으며, 이러한 경우 서로 다른 버스 사이의 통신시간은 마이크로 프로세서의 메시지 저장 및 전송 등의 응용 소프트웨어에 의하여 전송 지연이 반드시 발생되고 실시간 처리를 요하는 다중 계층 토플러지에서는 고속의 프로세서와 단순한 소프트웨어의 개발이 필수적이다. 본 연구에서는 마이크로 프로세서를 이용하지 않고 통신용 트랜시버와 간단한 전자 소자를 통하여 서로 다른 버스를 연결토록 하는 버스 인터페이스 모듈을 설계하였다. 본 논문은 먼저 1553 통신 프로토콜에 관하여 간략히 설명하고, 이후 인터페이스의 설계에 관하여 기술하였으며, 제작한 인터페이스 모듈의 성능 확인을 위한 실험방법, 실험결과 및 고찰 순으로 기술하였다.

II. 본 론

본 장에서는 1장에서 제안한 인터페이스 모듈의 설계와 관련된 MIL-STD-1553 규격을 간단히 소개한다.

2.1 기본 구성 요소

MIL-STD-1553 통신망을 구성하는 요소로서는 BC(Bus Controller), RT(Remote Terminal), MT(Bus Monitor) 그리고 이러한 요소를 접속하는 data bus, coupler 가 있다. 그림 1은 MIL-STD-1553 data bus 구조이다.




그림 1. 일반적인 MIL-STD-1553 network 구조
Fig. 1. General network topology for
MIL-STD-1553B

BC의 주 기능은 data bus 상에서의 모든 RT들과의 송수신을 제어하는 일이다. RT는 BC의 명령에 따라 응답을 함으로써 데이터를 송수신하며, MT는 data bus상의 모든 메시지를 수신하는 기능을 가진다. data bus와의 연결방식은 direct coupled 방법과 transformer coupled 방법의 두 가지가 있다. 각각의 연결도는 그림 2와 같다




그림 2. MIL-STD-1553 데이터 버스 연결
Fig. 2. Inter-connection for MIL-STD-1553B data bus

2.2 메시지의 종류

MIL-STD-1553 통신은 메시지의 전송에 근거한 직렬통신 방식이다. 메시지는 20bit로 구성된 제어워드와 데이터워드로 구성된다. 제어워드는 명령워드와 상태워드로 구분되는데 데이터 포맷은 그림 3과 같다.




그림 3. MIL-STD-1553B 데이터 포맷
Fig. 3. MIL-STD-1553B data format

MIL-STD-1553통신은 1Mbps의 전송 속도로 고정되어 있으므로 3bit로 할당된 SYNC 부분만 3μs의 전송 시간이 소요된다. 이 SYNC 부분의 전송 시간은 다음 장에서 언급 할 bus repeater에서 신호의 감지에 중요한 요소로 작용 한다. 전송되는 데이터의 송신 측과 수신 측에 따른 메시지의 전송 형태는 그림 4와 같다.




그림 4. 정보전송 데이터 포맷
Fig. 4. Information transform format

2.3 테이터의 전송

MIL-STD-1553 data bus를 통해 전송할 테이터는 1M bps의 전송 속도로서 직렬 디지털 Manchester-II bi-phase 레벨의 신호이다.

Manchester-II bi-phase 과형의 예는 그림 5와 같다.




그림 5. MIL-STD-1553B 신호 과형
Fig. 5. Waveform of MIL-STD-1553B

그림 5에서는 1MHz의 기본 펄스파를 기준으로 하여 명령/상태 워드 및 데이터 워드의 SYNC부분과 이때의 data bus상에서의 과형을 나타내었다.

III. 인터페이스 모듈의 기능 및 설계

3.1 인터페이스 모듈의 기능

모듈의 기본적인 기능은 data bus와 data bus를 물리적으로 연결하여 각 data bus에서 발생되는 신호를 받아서 상대측의 data bus에 전달하는 일이다. 두 data bus는 BC의 유무로서 구분될 수 있는데 이후부터는 BC가 연결된 data bus를 BC data bus, RT가 연결된 data bus를 RT data bus로 구분하여 칭한다. 인터페이스 모듈이 가져야 할 기능 중의 하나는 data bus에 대한 송수신기의 역할이다. 여기서,

인터페이스 모듈은 2 채널의 data bus와 접속되어야 하므로 2조의 송수신 장치가 포함될 수 있다. 또한 부가적인 인터페이스 모듈이 전체 통신망에서의 임피던스 정합에 영향을 주어서는 않되므로 BC data bus와 RT data bus에 연결되는 인터페이스 모듈은 일반적으로 널리 이용되고 있는 트랜스포머에 의한 연결방식을 적용한다. 인터페이스 모듈이 접속된 두개의 data bus에 대하여, MIL-STD-1553 규격에 의거하여 encoding되어 수신된 신호를 상대 data bus에 왜곡 없이 전달하기 위해서는 수신된 신호를 TTL 신호로 변환하고 이를 상대의 data bus에 전달할 때 변환된 TTL 신호를 다시 MIL-STD-1553규격에 맞도록 encoding하여 송신하면 된다. 이상과 같은 인터페이스 모듈의 구조를 블록 다이어그램으로 표현하면 그림 6과 같다. 그림6에서 신호 중재부에 대한 설명은 2절에서 자세히 설명한다.




그림 6. 인터페이스 모듈의 구조
Fig. 6. Structure of interface module

3.2 인터페이스 모듈의 설계

인터페이스 모듈은 그림 6에서와 같이 bus interface부분과 송수신부 그리고 신호 중재부로 구성된다. bus interface부분은 data bus 와 인터페이스 모듈과의 직접적인 연결을 담당하며, 송수신부의 수신부는 bus interface를 통하여 입력되는 신호를 수신하여 이를 TTL 신호로 변환하여 출력하며, 송신부는 상대 수신부로부터 출력되는 TTL 신호를 다시 MIL-STD-1553규격에 맞도록 encoding하여 출력하는 기능을 하며, 신호 중재부는 그림 6과 같은 구조에 의해 나타나는 신호의 feedback을 방지하도록 데이터의 흐름을 제어하는 역할을 한다. 이상과 같은 기능을 갖도록 인터페이스 모듈을 설계하기 위해서, 먼저 각 부분을 명확히 정의하고 이를 근거로 설계하여 최종적으로 설계된 부분을 종합적으로 인터페이스 시키는 순서를 택하였다.

3.2.1 bus interface

bus interface 부분은 data bus 와 인터페이스 모듈과의 직접적인 연결을 담당한다. data bus와의 인터페이스에는 MIL-STD-1553의 규격에 따라 제 2장에서 설명한 바와 같이 transformer coupled 방식과 direct coupled 방식이 있다. 본 연구에서는 bus interface부분을 transformer coupled 방식을 취하여 규격에 일치 시켜 전기적인 인터페이스 조건을 만족토록 하였다.

3.2.2 송수신부

수신부는 data bus와 연결된 bus interface의 분리 트랜스포머(isolation transformer)로 부터 입력되는 신호를 다시 상대의 data bus로 송신하는 기능을 한다. 단순히 신호를 전달하는 기능만 가질 경우 입력되는 신호의 크기는 1553통신 네트워크의 부하(저항)에 의해 감소되며, 이와 같이 감소된 출력신호를 상대 data bus에 입력시킬 경우 이 신호의 출력은 다시 상대 1553B 통신 네트워크의 부하에 의해 감소되어 통신오류를 유발시킬 수 있다. 따라서 설계하고자 하는 1553B 인터페이스 모듈은 일반 통신 종계기와 같이 신호를 증폭시키는 기능이 요구된다. 신호의 증폭은 MI-STD-1553B의 전기적 규약에서 bus와 접속되는 stub 최대 입력 전압치가 14.0VP-P을 만족 시키도록 설계하여야 한다. 본 연구에서는 신호의 송수신과 증폭기능을 만족토록 설계하기 위하여 1553통신용 트랜시버를 이용하였다. 트랜시버는 1553통신 신호를 수신 및 송신한다. 수신부는 data bus로 부터 입력되는 위상변조 이단 신호(phased-modulated bipolar signal)를 수신하여 이단 TTL 신호(bipolar TTL signal)를 출력시킨다. 송신부는 입력되는 이단 TTL 신호를 위상 변조 이단 신호로 변환시켜 출력한다. 송수신부의 구조를 블록 다이어그램으로 나타내면 그림 7과 같다.




그림 7. 송수신부의 블록 다이어그램
Fig. 7. Block diagram of transceiver section

송수신부의 입출력 신호 파형을 나타내면 그림 8과 같다. 그림에서 TX Data In과 RX Data Out은 TTL 신호이며, 전송 중일 때 입력 신호(TX Data In, TX Data In#)는 항상 반대이며 전송을 하지 않을 때는 같은 레벨이다.




그림 8. 송수신부의 입출력 파형
Fig. 8. I/O waveform of transceiver

본 연구에서는 송수신기로서 DDC사의 BUS-63127II를 사용하였다. BUS-63127II의 경우 2채널을 대비하여 송수신부가 각각 2개씩 포함되어 있고, 입출력 기능을 제어할 수 있는 입력 신호가 제공하고 있으므로 인터페이스 모듈의 설계를 용이하게 한다. 표 1과 표2에는 BUS-63127II의 송수신기 동작모드를 나타내었다[3]. 표에서 X는 don't care, driver output은 TX DATA OUT, TX DATA OUT#를 의미하며, OFF는 off되는 동안 출력 포트는 high impedance 상태를 의미한다.

표 1. BUS-63127II 송신기 동작 모드
Table 1. BUS-63127II Transmitter operation mode

송 신 기 동 작 모 드			
TX Data In	TX Data In #	TX Inhibit	DRIVE OUTPUT
X	X	H	OFF
0	0	X	OFF
0	1	L	ON
1	0	L	ON
1	1	X	OFF

표 2. BUS-63127 II 수신기 동작 모드
Table 2. BUS-63127 II Receiver operation mode

수 신 기 동 작 모 드			
RX Data	RX Data#	Receiver strobe	RX Data Out
X	X	L	OFF
0	0	X	OFF
0	1	H	ON
1	0	H	ON
1	1	X	OFF

두 개의 송수신부의 구분을 위해 BC data bus 측으로 연결된 송수신부를 "BC 송수신부", RT data bus 측으로 연결된 송수신부를 "RT 송수신부"로 정한다.

3.2.3 신호 중재부

그림 6에서와 같이 송수신부의 입출력은 서로 전기적으로 연결되어 있다. 이것은 MIL-STD-1553 통신이 직렬 통신이며 송신선로와 수신선로를 구분하지 않고 한 개의 선로만을 이용하기 때문에 발생되는 결과이다. 따라서 신호 중재부가 없을 경우 어떤 data bus로부터 신호가 인터페이스 모듈의 송수신부로 입력되면 이 신호는 상대의 송수신부에서 feedback되어 되돌아오고 이는 다시 현재 입력되는 신호와 간섭을 일으켜 본래의 신호는 왜곡된다. 따라서 이러한 신호의 충돌을 방지하기 위해 신호 중재부가 필요하다.

신호 중재부의 역할은 어떤 data bus에서라도 일단 신호가 인터페이스 모듈의 송수신부를 통하여 입력되면 이를 감지하여 이 신호가 feedback되지 않도록 송수신부의 기능을 조절하는 제어 신호를 발생하도록 한다. 이 제어신호는 입력되는 신호의 방향에 따라 각 송수신부를 적절히 enable/disable 시켜 먼저 수신된 신호가 인터페이스 모듈을 통하여 상대 data bus에 전달도록 한다. 또한 인터페이스 모듈로 입력되는 MIL-STD-1553의 메시지는 가변적이므로 메시지의 시작과 끝을 정확히 감지하는 것이 중요하다.

3.2.4 입력 신호의 감지 및 감지기 설계

신호 중재부는 초기 상태 또는 data bus상에 신호가 없을 경우는 각 송수신부의 양방향의 통신 패스를 모두 "열림"상태로 두고 있으며 일단 입력신호가 발생되면 즉시 상대의 통신 채널을 "닫힘"상태로 해야 한다. 그렇지 못할 경우에는 입력된 신호가 feedback되어 입력신호를 왜곡시켜 전체 통신을 불가능하게 한다. 또한 신호가 전송되고 있는 동안은 신호가 입력되어 형성된 통신 채널 상태를 계속 유지시켜야 하며 신호의 전송이 끝나면 즉시 초기 상태로 돌아가야 한다. MIL-STD-1553통신에서는 항상 명령에 의한 응답으로 통신이 이루어지므로 명령에 의해 이미 형성된 통신 패스를 일정 시간 동안 유지되지 못할 경우, 응답신호가 상대 data bus에서 발생되므로 응답신호의 일부분이 전달되지 못하여 통신오류가 발생한다. 따라서 신호 중재부는 다음과 같은 감지 기능을 가져야 한다.

1) RISING EDGE 감지

2) 감지한 신호의 일정 시간 감지상태 유지

$$(2\mu s \leq t \leq 12\mu s)$$

1)의 기능을 갖는 이유는 MIL-STD-1553 통신에서 명령/응답신호는 그림 5에서 나타난 바와 같이 high에서 시작된다. 데이터의 전송이 없을 경우는 low를 유지하고 있으므로 rising edge를 감지할 경우가 가장 신속하다.

2)의 기능에서 최소 감지유지시간이 $2\mu s$ 인 이유는 통신 속도가 1M bps이고 명령/응답의 동기 부분은 3bit로 할당되어 있어서 신호 천이가 $1.5\mu s$ 에서 이루어진다. 여기서 감지 유지시간은 신호의 rising edge를 감지하여 송수신부를 적절하게 enable/disable 시켜 일정하게 통신패스를 유지토록 하는 시간을 의미한다. 메시지가 전송되는 동안 데이터의 신호가 가장 오랫동안 천이 없이 지속되는 경우는 한 워드의 마지막 parity bit가 "1"이고 이에 연속되는 워드가 데이터 워드일 경우이다. 이때의 신호파형은 parity bit에서 $0.5\mu s$ 동안 low상태를 유지하며, 또한 데이터의 SYNC부분이 $1.5\mu s$ 동안 low상태를 유지하므로 최대 $2\mu s$ 동안 low상태를 유지하는 경우가 된다. 따라서 최소한 $2\mu s$ 이상은 감지된 상태로 유지하여야 한다. 최대 감지 유지 시간이 $12\mu s$ 인 이유는 MIL-STD-1553 규격에서 명령에 대한 응답이 $4\sim12\mu s$ 에서 이루어지므로 이보다 긴 시간 동안 유지할 경우 응답을 받지 못할 수 있기 때문이다.

본 논문에서는 입력신호를 감지하는 장치로서 74HCT123 dual retriggerable monostable multivibrator를 사용하였다. 74HCT123의 기능을 블록 다이어그램으로 표현하면 그림 9와 같으며, 동작모드는 표 3의 음영 표시 부분의 기능을 이용하였다[4].




그림 9. 74HCT123의 기능
Fig. 9. Function diagram of 74HCT123

74HCT123은 입력단에 신호의 천이가 발생되면 출력으로서 1-pulse를 출력한다. 74HCT123의 진리표는 표 3과 같다.

표 3. 74HCT123 진리표
Table 3. 74HCT123 truth table

INPUT			OUTPUT	
\bar{A}	\bar{B}	\bar{C}	Q	\bar{Q}
H	X	H	L	H
X	L	H	L	H
L	↑	H	—	—
L	H	H	—	—
X	X	L	L	H
L	H	↑	—	—

74HCT123의 출력은 인터페이스 모듈의 송수신부를 제어하는 기능으로 사용된다. 이 때의 출력펄스 폭(tw)은 74HCT123에 연결되는 저항과 컨덴서의 값에 의해 결정되며, 다음의 식으로 나타낼 수 있다.

$$t_w = 0.45 R_x C_x \quad (1)$$

식 (1)을 이용하여 그림 9의 C_x 및 R_x 의 값을 구한다.

3.3 설계

본 논문을 통하여 설계된 인터페이스 모듈의 설계도는 그림 10과 같다.




그림 10. 인터페이스 모듈
Fig. 10. Interface module

MIL-STD-1553 통신을 만족하기 위해서 2 채널을 지원할 수 있도록 구성하였다. 현재 발사통제장비의 전원이 $\pm 12V$ DC를 공급하고 있으므로 이에 부합되는 전원을 사용하는 장치를 선정하였다. 이에 따라 bus interface 소자로써, -12V DC 전원을 사용하며 트랜스포머 커플드 방식을 지원하는 DDC사의 BUS-29854를 사용하였으며, -12V DC 전원을 사용하며 2채널을 지원하는 송수신부로서는 DDC사의 BUS-63127II를 사용하였다. 신호 중재부로서는 retriggerable multivibrator가 2개 내장된 74HCT123을 사용하였다.

실험에서 74HCT123의 출력신호 폭을 $4.5\mu s$ 로 하였는데 감지신호의 유지시간 중 최대값은 response time에 의해 결정되므로 실험에서 사용되는 1553 제어기들의 일반적인 response time이 $10.5\mu s$ 이므로 이를 고려하여 $4.5\mu s$ 로 정하였다. trig되는 신호의 폭을 $4.5\mu s$ 로 하기 위해 74HCT123의 R_x 로서 $100k\Omega$ 의 저항을 사용하였고 C_x 로서

100pF의 캐패시터를 사용하였다.

인터페이스 모듈의 동작은 다음과 같이 이루어진다. 먼저 BC data bus를 통하여 신호가 입력되면 송수신부의 입력 허용치에 맞게 bus interface부의 트랜스포머의 turn ratio 만큼의 전압강하가 이루어져 BC 송수신부로 입력된다. 74HCT123의 초기 상태에 의해 BC 송수신부는 enable되어 있으므로 입력된 신호를 TTL신호로 변환하여 RT 송수신부의 송신부로 전달한다. 이 때 신호 중 재부의 74HCT123은 신호의 천이를 감지하여 수신된 데이터가 RT data bus로 전달되고, feedback 되지 않도록 RT 송수신부의 수신부를 disable 시키고 동시에 BC 송수신부의 송신부를 disable 시킨다. manchester II 코드의 특성에 의해 위드의 SYNC부분의 신호 천이는 최대 1.5μs 이후에 발생되며, 이 외의 부분에서는 매 1μs마다 신호 천이가 발생하므로 명령어 워드와 데이터가 포함된 메시지의 전송일지라도 74HCT123의 출력 폴스는 메시지가 시작될 때부터 끝날 때까지 단일 폴스로 출력 상태를 유지한다. 모든 메시지의 마지막 bit는 parity bit인데 parity bit에서의 신호 천이를 감지한 후 4.5μs 이후에 단일의 74HCT123의 출력 폴스는 끝나며 초기 상태로 되돌아간다. response time (약 4-12 μs) 이후 RT data bus로 부터 응답 메시지가 입력되면 BC data bus를 통하여 입력된 신호를 처리하는 것과 같이 RT data bus로 입력되는 신호가 feedback 되지 않도록 BC 송수신부의 수신부 및 RT 송수신부의 송신부를 disable 시킨 후 마지막 신호 천이를 만나면 4.5μs 이후에 disable 시켰던 BC 송수신부의 수신부 및 RT 송수신부의 송신부를 enable 시켜 초기 상태로 돌아간다.

IV. 실험 및 고찰

4.1 실험 장치의 구성

설계된 인터페이스 모듈의 성능을 확인하기 위하여 그림 11과 같이 실험 장치를 구성하였다. BC data bus에 연결 될 BC로서는 기존의 MIL-STD-1553통신 제어기를 설계할 목적으로 제작한 prototype board를 사용하였으며, prototype board의 제어기를 통하여 송수신되는 데이터 및 제어기의 상태를 보기 위해 Intel의 8274 Serial Communication controller를 사용하여 모니터와 연결하였다. RT data bus에 연결될 RT로서는 DDC사의 BUS-65517II IDEA CARD를 이용하였다. IDEA CARD에는

BC/RT/MT의 기능을 할 수 있는 DDC사의 BU-61581 1개 및 광케이블을 이용하여 MIL-STD-1553통신을 할 수 있는 BU-65620 2개로 구성되어 있어 BU-61581 혹은 BU-65620을 BC로 초기화하여 사용하였다. BUS-65517II IDEA CARD는 IBM-PC 호환 PC의 확장 슬롯에 장착되어 운용되는 장비로서 BC/RT/MT 기능을 동시에 수행할 수 있다[5]. 따라서 IDEA CARD는 RT 및 MONITOR로 초기화시켜 운용하였다.




그림 11. 실험 장치의 구성
Fig. 11. Configuration of the test bed

4.2 통신 프레임(Frame)의 구성

인터페이스 모듈의 성능을 확인하기 위해서는 BC data bus에 있는 BC에서 송신한 데이터가 RT data bus에 있는 IDEA CARD에 데이터가 정확히 도착되었는지를 확인하고, 반대로 RT에서 송신한 데이터가 BC에 정확히 도착되었는지를 확인하면 된다. 또한, MIL-STD-1553의 메시지는 여러 가지 있을 수 있으나 인터페이스 모듈은 단지 신호의 전송만이 관계하므로 BC의 통신 프레임은 수신 명령과 송신 명령만으로 구성된 메시지의 전송 실험으로 충분하다. 본 실험에서 사용하는 통신 프레임은 그림 12와 같이 구성하였다.




그림 12. 테스트용 통신 프레임
Fig. 12. communication frame for testing

그림 12와 같이 통신 프레임을 구성하여 BU-61581의 기능에서 FRAME - AUTO - REPEAT 모드를 이용하여 연속으로 프레임을 반복 송신도록 하였으며 통신에 이용되는 데이터는 임의로 만들었다.

4.3 시험 및 감지회로 성능평가

인터페이스 모듈의 기능을 가장 크게 좌우하는 것은 데이터가 입력될 때 정확히 이를 감지하여 통신패스를 제어하는 감지회로 부분인데, 감지회로의 성능을 확인하기 위해 입력되는 데이터의 TTL파형 및 TTL 신호 천이를 감지하여 송수신부를 제어하는 신호의 파형을 그림 13에 나타내었다.




그림 13. 입력신호TTL 및 감지회로의 출력 파형
Fig. 13. Waveform of the TTL Input signal and the output signal of detecting circuit

그림 13에서 C1은 data bus를 통하여 입력된 신호의 TTL 신호이며, C2는 이 신호를 감지하여 출력한 파형이다. 여기서, 마지막 TTL 신호의 천이 후 실제 계산한 펄스 폭보다 길게 약 5.6μs동안 출력신호가 유지되는데 이는 펄스폭 시간을 결정하는 저항과 캐패시터의 오차에 기인한다.

또한, TTL 신호 천이의 감지가 늦게 이루어지면 BC 송수신부 및 RT 송수신부의 제어가 늦어지고 결과적으로 BC data bus에서 입력되는 신호가 feedback되어 다시 입력에 영향을 주어 신호 파형이 왜곡되어 통신에 영향을 미친다. 실험에 의하면 신호를 감지하여 출력시키는 시간은 약 15ns 정도였다. 입력신호를 감지하여 송수신부를 제어하는지를 확인하기 위해 BC 송수신부의 수신부 출력 파형과 BC data bus상에서의 신호파형을 그림 14에 나타내었다.




그림 14. BC 송수신부의 수신부 및 BC data bus에서의 출력 파형
Fig. 14. Output waveform of the receiver port of BC transiver and the BC data bus

그림 14에서, C1은 입력신호의 TTL 파형이고, C2는 BC data bus 상에서의 신호파형이다. C2에서, 파형의 크기가 작은 것은 명령 신호이고, 파형의 크기가 큰 것은 응답 신호파형이다. C1과 C2를 비교해 보면 명령 신호에 대해서는 정확하게 TTL로 변환이 되나 응답신호에 대해서는 TTL로의 변환이 이루어지지 않음을 알 수 있다. 즉 입력되는 신호의 왜곡이 없으며 신호의 feedback이 발생하지 않음을 알 수 있다. 여기서, BC data bus상에서의 신호와 RT data bus상에서의 신호파형을 비교할 필요가 있는데 이를 그림 15에 나타내었다. 그림 15의 C1은 인터페이스 모듈의 BC data bus와 연결되는 분리 트랜스포머의 입력단에서의 파형을 나타내고, C2는 인터페이스 모듈의 RT data bus와 연결되는 분리 트랜스포머의 입력단에서의 파형을 나타내고 있다. 그림의 앞부분은 BC가 송신한 명령 메시지이고, 뒷 부분은 그에 대한 RT의 응답 메시지이다.




그림 15. BC data bus와 RT data bus의 신호파형
Fig. 15. Output waveform of the RT data bus and the BC data bus

그림 15에서 입출력에 약간의 시간 지연을 볼 수 있는데 이 때의 과정을 확대하여 살펴보면 그림 16과 같다.




그림 16. 인터페이스 모듈 입출력 신호의 지연
Fig. 16. Delay of Interface module's I/O signal

그림 16에서 나타난 바와 같이 약 480ns의 지연이 발생하는데 이는 입력신호가 2개의 송수신부를 통과할 때 발생되는 지연이다. 이 지연 시간이 커지게 되면 response timeout error를 유발하게 되는데 본 실험의 결과 480ns의 지연은 response timeout error에 전혀 영향을 주지 않았다. 이 때 IDEA CARD의 시뮬레이션 프로그램의 MONITOR 기능을 이용하여 통신 상태를 확인하였으며, 그림 17에 그 결과를 보였다.

REAL TIME DISPLAY									
BC RT NMN running halted									
invalid commands = 00000 total commands = 00,000,271									
tadr	invalid data	invalid status	delayed data	resp. timing	wrong tadr	bit in status	illegal mode/cmd	total messages	
04	00000	00000	00000	00000	00000	00000	00000	0,000,000,271	
	Esc return	F2 abort	F3 reset	H-halt	PgUp	PgDn	Keystroke		F10 next

그림 17. 통신 상태
Fig. 17. Communication status

그림 17에서 tadr은 RT address를, resp. timing은 response time error의 횟수를, wrong tadr은 RT address error를, bit in status는 status word내의 어떤 한 bit가 set되었음을 각각 나타낸다. 그림에서 total messages의 수가 같고 invalid command의 수가 0이므로 모든 데이터가 정상적으로 송수신됨을 나타내고 있다.

V. 결 론

본 연구를 통하여 다중의 MIL-STD-1553의 data bus 구조의 운용을 가능케 하는 인터페이스 모듈을 개발하였다. 개발된 인터페이스 모듈은 1553 통신용 송수신기와 트랜스포트 및 TTL IC로 구성되므로 제작이 용이할 뿐만 아니라 하드웨어만으로 동작하므로 이를 제어하기 위한 별도의 프로세서가 필요 없다. 제작된 인터페이스 모듈의 성능을 확인하기 위해 두 개의 data bus를 준비하고, BC로서는 기존의 1553통신을 실험하기 위해 제작한 prototype board내의 1553 통신 제어기를 이용하였고, DDC사의 IDEA CARD를 이용하여 RT 기능의 수행과 동시에 송수신된 데이터를 확인하거나 통신 상태를 관찰하였다. 실험 결과 설계 제작한 인터페이스 모듈의 성능을 확인하였고, 분리된 data bus 사이의 1553통신이 오류 없이 수행됨을 확인하였다. 실험 중 신호 중재부의 기능 미비로 인하여 통신 불량 상태가 발생되곤 하였는데 그 원인은 다음과 같다.

5.1. T_w 결정 소자의 제작상 오차

제작된 인터페이스 모듈의 신호 중재부가 74HCT123 retriggerable monostable multivibrator로 되어 있으므로 이의 출력 트리거신호의 폴스폭은 앞에서 기술한 바와 같이 저항과 캐패시터의 값에 의해 결정된다. 제시된 폴스폭이 약 $4.5\mu s$ 이고, 이를 만족하는 저항은 $100k\Omega$ 이며, 캐패시터 용량은 약 $100pF$ 로서 제작 상의 오차값의 영향을 크게 받을 수 있다.

5.2. T_w 결정 소자의 열에 의한 오차

일반적으로 전자소자는 사용시간의 경과에 따라 캐패시터와 저항치가 열에 의해 미세한 변화가 발생하고 결과적으로 폴스폭에 변화가 생겨 버스 중재부의 역할을 할 수 없게 된다.

따라서 버스 중재부는 언제나 정확한 폴스폭의 제어 신호를 발생하도록 하는 보완 장치가 필요로 하게 되는데 이는 오실레이터와 PAL을 사용하면 간단히 해결될 수 있을 것으로 생각된다. 개발된 인터페이스 모듈은 MIL-STD-1553 통신을 하는 체계에서 다양한 network 구조를 제공할 수 있으며, repeater의 역할도 할 수 있으므로 원거리 MIL-STD-1553통신이 요구되는 장비에 다양하게 응용될 수 있다.

참고문헌

- [1] MIL-STD-1553B, Aircraft Internal Time Division Command/Response Multiplex Data Bus, 21 Sep. 1978.
- [2] W. G. Briscoe et al., Bus length and Loading Limits of MIL-STD-1553 Buses", Technical Report, 1985.
- [3] DDC Cooperation, "MIL-STD-1553 Designer's Guide", 4th Edition, DDC, 1995.
- [4] Data Book, RCA High-Speed CMOS Logic ICs, SSD-290D, Harris Semiconductor, 1989.
- [5] DDC Cooperation, Instruction Manual for IBM PC Compatible MIL-STD-1553 Simulator and Tester BUS-65517II, DDC, 1994.

저자소개

성 기 택(Seung, Gi-Taek)



1988년 2월 부경대학교 전자통신공학과(공학사)
1990년 2월 부경대학교 전자통신공학과(공학석사)

1991년 2월 ~ 1998년 2월 국방과학연구소 선임연구원
1998년 3월 ~ 2006년 3월 동명대학 모바일웹마스터과 조교수

2006년 4월 ~ 현재 동명대학교 정보보호학과 전임강사
※ 관심분야: 정보통신망, 병렬처리, 센서 네트워크 및 보안