• 제목/요약/키워드: multi-core scalable

검색결과 12건 처리시간 0.03초

멀티큐 SSD를 위해 멀티코어 확장성을 제공하는 공정한 입출력 스케줄링 (Multi-core Scalable Fair I/O Scheduling for Multi-queue SSDs)

  • 조민정;강형석;김강희
    • 정보과학회 논문지
    • /
    • 제44권5호
    • /
    • pp.469-475
    • /
    • 2017
  • 최근에 제안된 NVMe 기반의 멀티큐 SSD는 여러 개의 코어들이 전담 큐들을 통해 병렬적으로 입출력을 수행함으로써 높은 SSD 대역폭을 제공한다. 이러한 멀티큐 SSD에 대해서 입출력 응용마다 대역폭 지분을 제공하기 위해서는 각 코어에게 대역폭 지분을 제공하는 것이 요구되며, 이를 위한 공정지분 스케줄링이 필요하다. 본 논문은 멀티큐 SSD를 위해 멀티코어 확장성을 제공하는 공정 큐잉 알고리즘을 제안한다. 제안하는 알고리즘은 무작위 선택 기법을 이용하여 코어간 동기화 오버헤드를 최소화하고 각 코어가 가중치에 비례하는 대역폭을 수신하도록 한다. 실험 결과, 제안하는 알고리즘은 block-mq를 사용하는 커널에서 정확한 대역폭 분할 효과를 보여주며, 코어 개수에 상관 없이 기존 FlashFQ 스케줄러보다 우수한 성능을 보여준다.

멀티 코어 확장성을 제공하는 실시간 플래시 저장장치 시뮬레이션 (Multi-core Scalable Real-time Flash Storage Simulation)

  • 이현규;민상렬;김강희
    • 정보과학회 논문지
    • /
    • 제44권6호
    • /
    • pp.566-572
    • /
    • 2017
  • 플래시 저장 장치가 저장 장치로서 널리 사용되면서 성능, 신뢰성, 견고성 등 여러 가지 측면에서 검증이 필요하여 시뮬레이션 방법론이 다양하게 연구되어 왔다. 그 결과 최근까지 플래시 저장장치 시뮬레이터는 기능적 모델링과 시간적 모델링 관점에서 많은 발전이 있었다. 그러나 이러한 발전에도 불구하고 플래시 저장장치의 노화 효과를 평가하기 위해서는 장시간의 테스트 시간을 대폭 단축할 수 있는 방법이 필요하다. 본 논문은 사용자 설정에 따라 시뮬레이션 속도를 자유롭게 조절할 수 있는, 소위 멀티 코어 확장성을 제공하는 실시간 시뮬레이션 방법을 제안한다. 제안하는 방법은 임의의 CPU 코어 개수가 주어져도 그에 맞는 확장 가능한 시뮬레이션 속도를 제공하며, 그 속도에 관계없이 항상 정확한 시뮬레이션 결과를 보장한다. 본 논문은 리눅스 커널 모듈 형태로 구현한 시뮬레이터를 이용하여 멀티코어 확장성과 모델의 정확성을 실험적으로 검증한다.

스케일러블 그래픽스 알고리즘 (Scalable Graphics Algorithms)

  • 윤성의
    • 한국HCI학회:학술대회논문집
    • /
    • 한국HCI학회 2008년도 학술대회 3부
    • /
    • pp.224-224
    • /
    • 2008
  • Recent advances in model acquisition, computer-aided design, and simulation technologies have resulted in massive databases of complex geometric data occupying multiple gigabytes and even terabytes. In various graphics/geometric applications, the major performance bottleneck is typically in accessing these massive geometric data due to the high complexity of such massive geometric data sets. However, there has been a consistent lower growth rate of data access speed compared to that of computational processing speed. Moreover, recent multi-core architectures aggravate this phenomenon. Therefore, it is expected that the current architecture improvement does not offer the solution to the problem of dealing with ever growing massive geometric data, especially in the case of using commodity hardware. In this tutorial, I will focus on two orthogonal approaches--multi-resolution and cache-coherent layout techniques--to design scalable graphics/geometric algorithms. First, I will discuss multi-resolution techniques that reduce the amount of data necessary for performing geometric methods within an error bound. Second, I will explain cache-coherent layouts that improve the cache utilization of runtime geometric applications. I have applied these two techniques into rendering, collision detection, and iso-surface extractions and, thereby, have been able to achieve significant performance improvement. I will show live demonstrations of view-dependent rendering and collision detection between massive models consisting of tens of millions of triangles on a laptop during the talk.

  • PDF

Inductorless 8.9 mW 25 Gb/s 1:4 DEMUX and 4 mW 13 Gb/s 4:1 MUX in 90 nm CMOS

  • Sekiguchi, Takayuki;Amakawa, Shuhei;Ishihara, Noboru;Masu, Kazuya
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제10권3호
    • /
    • pp.176- 184
    • /
    • 2010
  • A low-power inductorless 1:4 DEMUX and a 4:1 MUX for a 90 nm CMOS are presented. The DEMUX can be operated at a speed of 25 Gb/s with the power supply voltage of 1.05 V, and the power consumption is 8.9 mW. The area of the DEMUX core is $29\;{\times}\;40\;{\mu}m^2$. The operation speed of the 4:1 MUX is 13 Gb/s at a power supply voltage of 1.2 V, and the power consumption is 4 mW. The area of the MUX core is $30\;{\times}\;18\;{\mu}m^2$. The MUX/DEMUX mainly consists of differential pseudo-NMOS. In these MUX/DEMUX circuits, logic swing is nearly rail-to-rail, and a low $V_{dd}$. The component circuit is more scalable than a CML circuit, which is commonly used in a high-performance MUX/DEMUX. These MUX/DEMUX circuits are compatible with conventional CMOS logic circuit, and it can be directly connected to CMOS logic gates without logic level conversion. Furthermore, the circuits are useful for core-to-core interconnection in the system LSI or chip-to-chip communication within a multi-chip module, because of its low power, small footprint, and reasonable operation speed.

멀티코어 이미지 프로세서 기반 열화상 이미지 시스템 개발 (Development of Thermal Image System Based Multi-Core Image Processor)

  • 차정우;한준환;박찬;김용진
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제9권2호
    • /
    • pp.25-30
    • /
    • 2020
  • 열화상 시스템은 물체로부터 발산되는 적외선을 영상화하여 물체를 탐지하는 장점으로 인해 군수 분야에 많이 활용되었다. 그러나 Security 시스템과 자동차 시장에 수요가 증가함에 따라 민수 분야로 활용분야가 넓어지고 있다. 기존에는 대부분 FPGA 기반으로 열화상 열상 모듈을 개발하였지만 민수 분야에 다양한 요구사항 및 범용성에 유연한 대처가 힘든 실정이다. 따라서 다양한 요구사항과 범용성을 만족하기 위한 시스템의 필요성이 대두되었다. 본 논문에서는 멀티코어 이미지 프로세서를 이용한 열화상 영상 처리 시스템을 제안한다. 제안된 시스템은 기존 FPGA 기반 시스템이 아닌 멀티코어 이미지 프로세서를 사용함으로써 범용 영상 입·출력 인터페이스 및 각종 디바이스를 지원함에 따라 다양한 요구사항과 범용성을 만족한다. 따라서 시스템 구축 시 뛰어난 접근성으로 인하여 시스템 추가/변경으로 인한 개발 비용 및 기간을 단축할 수 있다. 이러한 장점으로 다양한 고객 요구사항 만족, 개발 비용 및 시간 단축, 제품 출시일 등 다양한 이점을 얻을 것으로 기대한다.

Fine-scalable SPIHT Hardware Design for Frame Memory Compression in Video Codec

  • Kim, Sunwoong;Jang, Ji Hun;Lee, Hyuk-Jae;Rhee, Chae Eun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권3호
    • /
    • pp.446-457
    • /
    • 2017
  • In order to reduce the size of frame memory or bus bandwidth, frame memory compression (FMC) recompresses reconstructed or reference frames of video codecs. This paper proposes a novel FMC design based on discrete wavelet transform (DWT) - set partitioning in hierarchical trees (SPIHT), which supports fine-scalable throughput and is area-efficient. In the proposed design, multi-cores with small block sizes are used in parallel instead of a single core with a large block size. In addition, an appropriate pipelining schedule is proposed. Compared to the previous design, the proposed design achieves the processing speed which is closer to the target system speed, and therefore it is more efficient in hardware utilization. In addition, a scheme in which two passes of SPIHT are merged into one pass called merged refinement pass (MRP) is proposed. As the number of shifters decreases and the bit-width of remained shifters is reduced, the size of SPIHT hardware significantly decreases. The proposed FMC encoder and decoder designs achieve the throughputs of 4,448 and 4,000 Mpixels/s, respectively, and their gate counts are 76.5K and 107.8K. When the proposed design is applied to high efficiency video codec (HEVC), it achieves 1.96% lower average BDBR and 0.05 dB higher average BDPSNR than the previous FMC design.

LCOS기반의 파장선택스위치 빔제어용 컴퓨터 생성 홀로그램 (Computer Generated Hologram for Beam Control of LCOS based Wavelength Selective Switch)

  • 이용민;한창호
    • 한국산학기술학회논문지
    • /
    • 제17권6호
    • /
    • pp.744-749
    • /
    • 2016
  • 본 논문은 차세대 ROADM을 구성하는 핵심기술인 LCOS를 이용한 파장선택 스위치에서 LCOS 소자의 빔 제어방법으로 컴퓨터 생성 홀로그램 설계에 관한 논문이다. LCOS 소자를 이용한 빔 제어방법으로 일반적으로 grating 패턴을 사용하지만 본 논문에서는 컴퓨터 생성 홀로그램을 도입하여 보다 높은 광효율의 파장선택 스위치 구현이 가능하도록 하였다. LCOS 소자의 위상변조 특성을 이용하여 5개의 출력 포트와 40 채널의 다중파장의 빔 제어를 할 수 있는 파장선택 스위치의 홀로그램 설계방법을 제시하였다. Gerchberg-Saxton 알고리즘을 적용한 멀티레벨 위상변조 홀로그램을 설계하였으며 다른 출력 포트와 채널을 갖는 파장선택 스위치 시스템에도 쉽게 적용이 가능하다. 타겟 이미지의 밝기정보를 사전에 입력하고 역프리에 변환을 통해 위상정보를 추출하여 홀로그램에 저장한 후 임의의 광원의 밝기정보를 합성하여 프리에 변환하는 방법으로 타겟 이미지의 밝기정보를 예측하는 방법을 사용한다. 5개의 출력포트용 홀로그램을 제작하여 검증실험장치의 재생 이미지의 출력특성을 통해 본 연구방법으로 설계된 홀로그램의 유용성을 검증하였고 40채널 파장선택 스위치 제어용 홀로그램 설계방법을 제시하였다.

초고속 관측 데이터 수신 및 저장을 위한 기록 시스템 설계 및 성능 최적화 연구 (The Study on the Design and Optimization of Storage for the Recording of High Speed Astronomical Data)

  • 송민규;강용우;김효령
    • 한국전자통신학회논문지
    • /
    • 제12권1호
    • /
    • pp.75-84
    • /
    • 2017
  • 초고속 환경에서 대용량 데이터에 대한 안정적 기록 및 효율적인 데이터 접근의 필요성은 갈수록 높아지고 있다. 이와 관련된 기초과학의 한 분야로 방대한 천체 관측 데이터를 생산하는 VLBI(: Very Long Baseline Interferometer)가 있는데 고분해능, 고감도 관측 연구를 수행하기 위해서는 고성능의 데이터 저장 시스템이 요구된다. 하지만 시장에 출시된 대다수 클라우드 기반 스토리지는 일반 IT, 금융, 행정 서비스 지원을 위한 저용량, 복수 스트림의 비정형 데이터에 최적화되어 있기 때문에 빅 스트림 데이터 기록을 위한 최적의 대안이 될 수 없다. 본 논문에서는 이를 극복하기 위한 방안으로 데이터 입출력 처리에 있어 고성능, 동시성에 최적화된 데이터 저장 시스템을 설계하고자 한다. 이를 위해 멀티 코어 CPU 환경에서 libpcap, pf_ring 등의 API 호출을 통해 패킷 입출력 모듈을 구현하였고 외부로부터 유입되는 데이터를 효율적으로 처리할 수 있도록 소프트웨어 RAID(: Redundant Array of Inexpensive Disks) 기반의 확장성 있는 스토리지를 구축하였다.

WSN 기반 국경 감시 및 제어 시스템 설계 (Design of Border Surveillance and Control System Based on Wireless Sensor Network)

  • 황보람;안순신
    • 정보처리학회논문지:컴퓨터 및 통신 시스템
    • /
    • 제4권1호
    • /
    • pp.11-14
    • /
    • 2015
  • 저전력 기술에 기반한 무선 센서 네트워크 (Wireless Sensor Networks, WSN) 기술은 유비쿼터스 사회에서 핵심 기술 중 하나이다. 본 논문에서는 WSN환경에서의 국경 감시 및 제어 시스템을 제안한다. 시스템은 고정 센서노드, 모바일 센서노드, 고정 게이트웨이, 모바일 게이트웨이, 서버, 모바일 애플리케이션으로 구성된다. 이 시스템의 유용성은 모바일 애플리케이션은 사용자모드와 관리자모드로 나뉘어, 일반 사람들도 시간과 공간의 제약 없이 스마트폰을 통해 국경 침범을 감시하고 국경 망 환경에 대한 데이터를 얻을 수 있다. 관리자모드에서는 노드들의 유동적 작동을 위해 관리자가 원격으로 소프트웨어 업데이트를 할 수 있고, 모바일 노드의 위치를 조정할 수 있다. 또한 저전력 센서노드의 확장성을 위해 시스템에 적합한 멀티 홉 라우팅 프로토콜을 적용하여 구현하였으며 제안한 시스템이 한정된 자원과 저사양의 하드웨어로 동작하는 WSN환경에서도 신속하고 정확하게 동작함을 확인하였다.

TOUSE: A Fair User Selection Mechanism Based on Dynamic Time Warping for MU-MIMO Networks

  • Tang, Zhaoshu;Qin, Zhenquan;Zhu, Ming;Fang, Jian;Wang, Lei;Ma, Honglian
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제11권9호
    • /
    • pp.4398-4417
    • /
    • 2017
  • Multi-user Multiple-Input and Multiple-Output (MU-MIMO) has potential for prominently enhancing the capacity of wireless network by simultaneously transmitting to multiple users. User selection is an unavoidable problem which bottlenecks the gain of MU-MIMO to a great extent. Major state-of-the-art works are focusing on improving network throughput by using Channel State Information (CSI), however, the overhead of CSI feedback becomes unacceptable when the number of users is large. Some work does well in balancing tradeoff between complexity and achievable throughput but is lack of consideration of fairness. Current works universally ignore the rational utilizing of time resources, which may lead the improvements of network throughput to a standstill. In this paper, we propose TOUSE, a scalable and fair user selection scheme for MU-MIMO. The core design is dynamic-time-warping-based user selection mechanism for downlink MU-MIMO, which could make full use of concurrent transmitting time. TOUSE also presents a novel data-rate estimation method without any CSI feedback, providing supports for user selections. Simulation result shows that TOUSE significantly outperforms traditional contention-based user selection schemes in both throughput and fairness in an indoor condition.