• 제목/요약/키워드: min-sum algorithm

검색결과 105건 처리시간 0.028초

전류변성기의 포화 검출을 위한 알고리즘 개발 (Method for Detection of Saturation of a Current Transformer)

  • 남순열;최준호;강상희;민상원
    • 전기학회논문지
    • /
    • 제58권5호
    • /
    • pp.879-884
    • /
    • 2009
  • A Method for detection of saturation of a current transformer(CT) is proposed. The algorithm is initiated when the end point of a saturation period is detected. This detection is achieved by checking the time interval between the adjacent zero-crossing points of the second derivative of the secondary current. Once the end point of the saturation period is detected, the beginning point of the corresponding saturation period is determined by backward examination of the sum of the secondary current from the end point. The performance of the algorithm was evaluated for a-g faults on a 345 kV 100km overhead transmission line. The Electromagnetic Transient Program(EMTP) was used to generate fault current signals for different fault inception angles and different remanent fluxes. The performance evaluation shows that the proposed algorithm successfully detects the saturation period even in the presence of a remanent flux.

LDPC 복호기를 위한 sign-magnitude 수체계 기반의 DFU 블록 설계 (A design of sign-magnitude based DFU block for LDPC decoder)

  • 서진호;박해원;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.415-418
    • /
    • 2011
  • WiMAX, WLAN 등의 무선통신 시스템에 사용되는 LDPC(low-density parity check) 복호기의 핵심 기능블록인 DFU(decoding function unit)의 회로 최적화를 제안한다. 최소합(min-sum) 복호 알고리듬 기반의 DFU는 2의 보수 값과 sign-magnitude 값 사이의 변환이 필요하여 회로가 복잡해진다. 본 논문에서는 sign-magnitude 연산 기반의 DFU를 설계하여 수체계 변환과정을 제거함으로써 회로를 간소화시키고 동작속도를 향상시켰다.

  • PDF

계산이 효율적인 전송률-형평성 트레이드오프 제어 스케줄링 알고리즘 (A Computationally Efficient Scheduling Algorithm Capable of Controlling Throughput-Fairness Tradeoff)

  • 이민;오성근
    • 한국통신학회논문지
    • /
    • 제35권2A호
    • /
    • pp.121-127
    • /
    • 2010
  • 이 논문에서는 다중 사용자 무선통신 환경에서 전송률-형평성 트레이드오프를 임의로 제어할 수 있는 계산이 효율적인 전송률-형평성 제어 스케줄링 알고리즘을 제안한다. 제안되는 스케줄링 기준은 최대의 전송률 합을 추구하는 스케줄링 기준과 최대의 형평성을 추구하는 스케줄링 기준을 제어 인자에 따라 전송률과 형평성을 조정할 수 있도록 선형적으로 결합한다. 이때, 선형 결합을 통한 전송률-형평성 트레이드오프 제어를 위하여 스케줄링 기준의 단위와 최적화 방향을 일치시키는 것이 필요하다. 제안된 알고리즘은 이러한 조건들을 만족시키기 위하여 순시 전송률과 평균 제공 전송률을 스케줄링 기준으로 결정하고, 이들을 제어 인자를 사용하여 최적화 방향이 일치하도록 선형적으로 결합하여 제어 인자 값에 따라 다양한 전송률형평성 성능을 제공할 수 있도록 한다. 추가적인 계산 간소화를 위하여 순시 전송률에 대한 높은 SNR (signal-to-noise ratio) 근사화 관계를 이용한다. 모의 실험을 통하여 독립적인 레일리 페이딩 다중 사용자 채널에서 제안된 스케줄링 알고리즘에 대하여 제어 인자 값에 따른 전송률과 형평성 성능을 분석하였고, 순시 전송률의 높은 SNR 근사화 관계를 이용한 성능 분석도 이루어졌다. 모의실험 결과, 제안된 스케줄링 알고리즘은 최대 전송률을 추구하는 스케줄링과 최대 형평성을 추구하는 스케줄링 사이에서 전송률-형평성 성능을 임의로 조절할 수 있음을 확인할 수 있었고, 근사화 결과도 만족스러운 결과를 얻을 수 있었다.

세션의 동적 대역폭 요구를 지원하는 최대-최소 흐름제어 (MAX-MIN Flow Control Supporting Dynamic Bandwidth Request of Sessions)

  • 조혁래;정송;장주욱
    • 제어로봇시스템학회논문지
    • /
    • 제6권8호
    • /
    • pp.638-651
    • /
    • 2000
  • When the bandwidth resources in a packet-switched network are shared among sessions by MAX-MIN flow control each session is required to transmit its data into the network subject to the MAX-MIN fair rate which is solely determined by network loadings. This passive behavior of sessions if fact can cause seri-ous QoS(Quality of Service) degradation particularly for real-time multimedia sessions such as video since the rate allocated by the network can mismatch with what is demanded by each session for its QoS. In order to alleviate this problem we extend the concept of MAX-MIN fair bandwidth allocations as follows: Individual bandwidth demands are guaranteed if the network can accommodate them and only the residual network band-width is shared in the MAX-MIN fair sense. On the other hand if sum of the individual bandwidth demands exceeds the network capacity the shortage of the bandwidth is shared by all the sessions by reducing each bandwidth guarantee by the MAX-MIN fair division of the shortage. we present a novel flow control algorithm to achieve this extended MAX-MIN fairness and show that this algorithm can be implemented by the existing ATM ABR service protocol with minor changes. We not only analyze the steady state asymptotic stability and convergence rate of the algorithm by appealing to control theories but also verify its practical performance through simulations in a variety of network scenarios.

  • PDF

다중 무인기의 임무 할당을 위한 수정된 합의 기반 경매 알고리즘 (Modified Consensus Based Auction Algorithm for Task Allocation of Multiple Unmanned Aerial Vehicle)

  • 김민걸;신석훈;이은복;지승도
    • 한국시뮬레이션학회논문지
    • /
    • 제23권4호
    • /
    • pp.197-202
    • /
    • 2014
  • 다수의 임무를 다중의 무인기로 효과적으로 수행하기 위해서는 전체 임무를 수행하는데 필요한 총 이동거리를 최소화로 하는 알고리즘이 필요하다. 본 논문에서는 다수의 무인기 운용에 적합하게 적용할 수 있는 수정된 합의 기반 경매 알고리즘(Modified Consensus Based Auction Algorithm)을 제안한다. 제안하는 알고리즘의 핵심 아이디어는 기존의 합의 기반 경매 알고리즘을 기초로 하여 에이전트들의 위치와 임무까지의 거리의 합을 최소화하는 것이다. 3개의 UAV 에이전트로 다수의 임무를 수행하는 시뮬레이션을 진행하였고 전체 임무 완수 시간과 전체 이동 거리 측면에서 효율적임을 보였다.

IEEE 802.11n용 다중모드 layered LDPC 복호기 (Multi-mode Layered LDPC Decoder for IEEE 802.11n)

  • 나영헌;신경욱
    • 대한전자공학회논문지SD
    • /
    • 제48권11호
    • /
    • pp.18-26
    • /
    • 2011
  • 본 논문에서는 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC 복호기를 설계하였다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계 되었으며, 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용함으로써 기존방법에 비해 검사노드 메모리 용량을 47% 감소시켰다. Matlab 모델링과 시뮬레이션을 통해 고정소수점 비트 폭이 LDPC 복호기의 복호성능에 미치는 영향을 분석하고, 이를 통해 최적의 하드웨어 설계조건을 도출하여 반영하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.18-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

다중 블록길이와 부호율을 지원하는 IEEE 802.11n용 LDPC 복호기 (A LDPC decoder supporting multiple block lengths and code rates of IEEE 802.11n)

  • 나영헌;박해원;신경욱
    • 한국정보통신학회논문지
    • /
    • 제15권6호
    • /
    • pp.1355-1362
    • /
    • 2011
  • 본 논문에서는 IEEE 802.11n 무선 랜 표준에 규정된 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 LDPC 복호기를 최소합 알고리듬과 layered 복호방식을 적용하여 설계하였다. 검사노드 값과 패리티 검사 행렬 정보의 효율적인 저장방법을 통해 메모리 용량을 최소화하였으며, 또한 효율적인 검사노드 메모리 어드레싱 방법을 적용하여 stall 없이 메모리 읽기/쓰기가 가능하도록 하였다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

다중 블록길이와 부호율을 지원하는 IEEE 802.11n용 LDPC 복호기 설계 (A design of LDPC decoder supporting multiple block lengths and code rates of IEEE 802.11n)

  • 김은숙;박해원;나영헌;신경욱
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 춘계학술대회
    • /
    • pp.132-135
    • /
    • 2011
  • 본 논문에서는 IEEE 802.11n 무선 랜 표준의 3가지 블록길이(648, 1296, 1944)와 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중모드 LDPC 복호기를 설계하였다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, 최소합 알고리듬의 특징을 이용한 검사노드 메모리 최소화 방법을 고안하여 적용함으로써 기존방법에 비해 검사노드 메모리 용량을 약 47% 감소시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, $0.18-{\mu}m$ CMOS 셀 라이브러리로 합성한 결과 219,100 게이트와 45,036 비트의 메모리로 구현되었고, 50 MHz@2.5V로 동작하여 164~212 Mbps의 성능을 갖는 것으로 평가되었다.

  • PDF

1.4 Gbps 비이진 LDPC 코드 복호기를 위한 Fully-Parallel 아키텍처 (Fully-Parallel Architecture for 1.4 Gbps Non-Binary LDPC Codes Decoder)

  • 최인준;김지훈
    • 전자공학회논문지
    • /
    • 제53권4호
    • /
    • pp.48-58
    • /
    • 2016
  • 본 논문은 GF(64) (160,80) 정규 (2,4) 비이진 LDPC 코드 복호기를 위한 높은 처리량의 병렬 아키텍처를 제안한다. 복호기의 복잡도를 낮추기 위해 체크 노드와 변수 노드의 차수가 작은 코드를 사용하며 뛰어난 에러 정정 성능을 위해 높은 위수의 유한체에서 정의된 코드를 사용한다. 본 논문은 Fully-parallel 아키텍처를 설계하고 체크 노드와 변수 노드를 interleaving하여 복호기의 데이터 처리량을 향상시켰다. 또한 체크 노드의 초기화 지연을 단축시킬 수 있는 조기 분류 기법을 제안하여 데이터 처리량을 추가로 향상시켰다. 제안된 복호기는 1 iteration에 37사이클이 소요되며 625MHz 동작주파수에서 1402Mbps의 데이터 처리량을 갖는다.

측정용 전압 변성기 오차 보상 알고리즘 (Compensation Algorithm for a Measurement Voltage Transformer)

  • 강용철;박종민;이미선;장성일;김용균
    • 전기학회논문지
    • /
    • 제57권5호
    • /
    • pp.761-766
    • /
    • 2008
  • This paper describes a compensation algorithm for a measurement voltage transformer (VT) based on the hysteresis characteristics of the core. The error of the VT is caused by the voltages across the primary and secondary windings. The latter depends on the secondary current whilst the former depends on the primary current, i.e. the sum of the exciting current and the secondary current. The proposed algorithm calculates the voltages across the primary and secondary windings and add them to the measured secondary voltage for compensation. To do this, the primary and secondary currents should be estimated. The secondary current is obtained directly from the secondary voltage and used to calculate the voltage across the secondary winding. For the primary current, in this paper, the exciting current is decomposed into the two currents, i.e. the core-loss current and the magnetizing current. The core-loss current is obtained by dividing the primary induced voltage by the core-loss resistance. The magnetizing current is obtained by inserting the flux into the flux-magnetizing current curve. The calculated voltages across the primary and secondary windings are added to the measured secondary current for compensation. The proposed compensation algorithm improves the error of the VT significantly.