• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 추계학술대회 논문집 학회본부 B
• /
• pp.672-674
• /
• 1998

Java virtual machine has the garbage collector that automate memory management. Mark-compact algorithm is one of the garbage collection algorithm that operating in 2 phases, marking and sweeping. One is Marking is marking live objects reachable from root object set. Sweeping is sweeping unmarked object from memory(return to free memory pool). This algorithm is easy to implement but cause a memory fragmentation. So compacting memory, before memory defragmentation become serious. When compacting memory, all other processes are suspended. It is critical for embedded system that must guarantee real-time processing. This paper introduce enhanced mark-compact garbage collection algorithm. Grouping the objects by their size that minimize memory fragmentation. Then apply smart algorithm to the grouped objects when allocating objects and compacting memory.

• 한국세라믹학회지
• /
• 제16권1호
• /
• pp.26-30
• /
• 1979

The microstructures and memory core characteristics of substituted lithium ferrites with addition of $Bi_2O_3$, $V_2O_5$, $Nb_2O_3$, and $P_2O_5$ were investigated. The effects of composite flux on the sintering of the substituted lithium ferrites were also studied. The results show that the addition of $Bi_2O_3$, $V_2O_5$, and $Nb_2O_5$ enhances sintering whereas $Sb_2O_3$ and $P_2O_5$ inhibits it, and that the addition of $Nb_2O_5$ results in uniform grain size while the addition of $Bi_2O_3$ or $V_2O_5$ results in non-uniformity in grain size. When $P_2O_5$ was added with $V_2O_5$ or $Bi_2O_3$, however, it results in uniform grain size and improved memory core properties.

• 연구논문집
• /
• 통권22호
• /
• pp.127-139
• /
• 1992

The mechnial properties such as fracture strength, ductility and fatigue strength of Cu shape memory alloy are lower than those of Ti-Ni SMA, because of their high elastic anisotropy and large grain size. And in order to improve the mechanical property of Cu SMA, some techniques such as casting method by addition of refining element, powder metallurgy and rapid solidification process have been studied on the refinement of the grain size of Cu SMA. This study was carried out to refine the grain size of CuAlNi SMA by applying the melt spinning method. According to this study, the conclusions are as follows; - grain size of the melt-spun ribbon was about $1\mum$ - there was not change in grain size, although increasing of hot pressing temperature -grain size of the hot-extruded specimen was about $30-40\mum$, it is more refiner than that of castings

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 춘계종합학술대회
• /
• pp.237-240
• /
• 2003

효율적 메모리 관리는 자바가상기계의 핵심 조건 중 하나이다. 자바에서는 새로운 인스턴스가 생성되거나 메소드가 호출될 때마다 메모리의 할당이 이루어진다. 반면 더 이상 사용되지 않는 인스턴스를 위한 메모리는 자동적으로 회수되며, 호출된 메소드가 복귀될 때마다 메모리도 회수된다. 본 논문에서는 특히 simpleRTJ 자바가상기계에서 적용된 메모리 관리기법에 대해 연구하였다. simpleRTJ는 모든 인스턴스의 크기를 동일하게, 또한 메소드 호출 시 생성되는 스택 프레임의 크기를 모두 동일하게 통일한다는 특징을 갖는다. 우리는 simpleRTJ에서 적용된 이 기법에 대해 상세히 고찰해 보며 이 기법의 성능에 대해서 정성적 분석을 하였다.

• 한국정보처리학회논문지
• /
• 제5권1호
• /
• pp.24-32
• /
• 1998

버스기반 공유메모리-다중프로세서는 공유버스의 사용으로 인한 병목 현상이 시스템의 성능을 제한하며, 특히 분리형 트랜잭션 환경 하에서 각 프로세서들로부터 생성되는 메모리 접근에 대한 요청의 일부가 불필요하게 메모리 입력 버퍼에 대기함으로써 시스템의 성능을 저하시킨다. 이와 같은 불필요한 메모리 입력버퍼에서의 대기는 각 블록에 대한 상태정보를 이용함으로써 제거될 수 있지만, 메모리의 각 블록에 대하여 상태정보가 완전 사상된 비트맵테이블을 저장하기 위한 SRAM에 대한 부담이 발생되었다. 본 연구에서는 이와 같은 문제점을 해결하기 위하여 비공유부분의 배제와 참조 국부성의 원리를 적용하여 상태정보를 저장하기 위한 SRAM의 용량을 줄이기를 제안한다. 시뮬레이션 결과에 의하면 시스템의 성능에는 거의 영향을 미치지 않으면서 상태정보의 저장 용량을 줄일 수 있어 가격-대-성능의 향상을 도모할 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.15-16
• /
• 2005

Chalcogenide phase change memory has high performance to be next generation memory, because it is a nonvolatile memory processing high programming speed, low programming voltage, high sensing margin, low consumption and long cycle duration. We have developed a new material of PRAM with $Ge_1Se_1Te_2$. This material has been propose to solve the high energy consumption and high programming current. We have investigated the phase transition behaviors in function of various process factor including contact size, cell size, and annealing time. As a result, we have observed that programming voltage and writing current of $Ge_1Se_1Te_2$ are more improved than $Ge_2Sb_2Te_5$ material.

• 전기전자학회논문지
• /
• 제25권3호
• /
• pp.479-484
• /
• 2021

본 논문은 SIMT구조의 GPGPU에서 적은 core수로 고성능을 달성하기 위한 구조를 제안하고 설계하였다. 모바일기기에 적용하기 위한 GPGPU는 소모전력대비 성능을 높이기 위한 구조가 필수적이다. 소모전력을 줄이기 위해서 core수가 줄어든 대신 성능을 높이기 위해 thread를 관리하기 위한 warp scheduler의 size를 4로 하여 일반적인 GPGPU의 32 보다 크게 줄였다. Warp size를 적게 되면 pipeline의 idle cycle수를 줄일 수 있고 cache 메모리 접근시 miss penalty를 줄이기 위한 memory latency 적용이 효율적이다. 설계된 GPGPU는 부동소수점 연산을 포함하는 테스트 프로그램으로 연산 성능을 측정하고 28nm CMOS공정으로 소비전력을 측정하여 전력당 성능지수로 104.5GFlops/Watt를 얻었다. 본 논문의 결과는 Nvidia의 Tegra K1과 비교하였을 때 약 4배 우수한 전력당 성능지수를 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1989년도 추계학술대회 논문집 학회본부
• /
• pp.488-493
• /
• 1989

In this paper, the structure of CMAC address mapping is first revisited, and the address hashing function and the random mapping is discussed in the conventional CMAC implementation. Then the effective size of CMAC memory is derived from the modulus property of the CMAC address vector, and a new hashing function for the effective memory mapping is proposed for a CMAC implementation with feasible memory size and no troublesome random mapping. Finally, the performance of the conventional CMAC learning algorithm and that of the proposed new CMAC scheme arc compared via simulations.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.65-70
• /
• 2021

최근 모바일 앱의 수가 급증하면서 스마트폰의 메모리 크기 또한 크게 증가하고 있다. 메모리 매체인 DRAM은 모든 셀이 지속적인 전원재공급 연산을 수행해야 내용이 유지되는 휘발성 매체로 메모리 크기 증가 시 전력 소모도 그에 비례해 늘어난다. 최근 스마트폰의 메모리로 DRAM이 아닌 저전력의 비휘발성 메모리를 사용하여 배터리 소모를 줄이고자 하는 시도가 늘고 있다. 그러나, 비휘발성 메모리는 쓰기 연산에 취약성을 가지고 있어 이를 해결하기 위한 분석이 필요하다. 본 논문은 모바일 앱의 메모리 쓰기 참조 트레이스를 추출하고 그 특성을 다양한 각도에서 분석하였다. 본 논문의 연구 결과는 비휘발성 메모리가 메인 메모리로 채택되는 미래의 스마트폰 시스템에서 쓰기 효율성을 가진 메모리 관리 기법 설계에 널리 활용될 수 있을 것으로 기대된다.

• 한국신뢰성학회지:신뢰성응용연구
• /
• 제10권1호
• /
• pp.65-71
• /
• 2010

NAND-type SONOS with a separated double-gate FinFET structure (SDF-Fin SONOS) flash memory devices are proposed to reduce the unit cell size of the memory device and increase the memory density in comparison with conventional non volatile memory devices. The proposed memory device consists of a pair of control gates separated along the direction of the Fin width. There are two unique alternative technologies in this study. One is a channel doping method and the other is an oxide thickness variation method, which are used to operate the SDF-Fin SONOS memory device as two-bit. The fabrication processes and the device characteristics are simulated by using technology comuter-adided(TCAD). The simulation results indicate that the charge trap probability depends on the different channel doping concentration and the tunneling oxide thickness. The proposed SDG-Fin SONOS memory devices hold promise for potential application.