• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(4)
• /
• pp.147-150
• /
• 2000

Hausdorff distance(HD) commonly used measures for object matching, and calculates the distance between two point set of pixels in two-dimentional binary images without establishing correspondence. And it is realized as the image filter applying the fuzzy. In this paper, the fuzzy hardware realizes in order to construct the image filter applying HD, also, propose as the method for the noise removal using it in the image. MIN-MAX circuit designs the circuit using MAX-PLUS, and the fuzzy HD hardware results are obtained to the simulation. And then, the previous computer simulation is confirmed to the result by using MATLAB.

• ETRI Journal
• /
• 제26권4호
• /
• pp.292-296
• /
• 2004

In this paper we present a new current-mode electronically tunable universal filter using only plus-type current controlled conveyors (CCCII+s) and grounded capacitors. The proposed circuit can simultaneously realize lowpass, bandpass, and highpass filter functions - all at high impedance outputs. The realization of a notch response does not require additional active elements. The circuit enjoys an independent current control of parameters $\omega_0$ and $\omega_0/Q$. No element matching conditions are imposed. Both its active and passive sensitivities are low.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.426-429
• /
• 1988

A simple design method of a single balanced MMIC mixer is described. It uses small signal S11 and capacitive load for the input matching circuit and the output loading circuit, respectively. It is found that the conversion gain of the FET mixer is independent of FET gate width. The fabricated mixer has 2.5 dB conversion gain at 9 GHz with 50 ohm IF load and 2 dBm local oscillator power.

• ETRI Journal
• /
• 제19권2호
• /
• pp.35-47
• /
• 1997

A power amplifier operating at 3.3 V has been developed for CDMA/AMPS dual-mode cellular phones. It consists of linear GaAs power MESFET's, a new gate bias control circuit, and an output matching circuit which prevents the drain terminal of the second MESF from generating the harmonics. The relationship between the intermodulation distortion and the spectral regrowth of the power amplifier has been investigated with gate bias by using the two-tone test method and the adjacent channel leakage power ratio (ACPR) method of CDMA signals. The dissipation power of the power amplifier with a gate bias control circuit is minimized to below 1000 mW in the range of the low power levels while satisfying the ACPR of less than -26 dBc for CDMA mode. The ACPR of the power amplifier is measured to be -33 dBc at a high output power of 26 dBm.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권3호
• /
• pp.139-144
• /
• 2003

We report the results of extensive mixed mode simulations and theoretical analysis to quantify the contribution of the edge direct tunneling (EDT) current on the total gate leakage current of 80nm NMOSFET with SiO2 gate dielectric. It is shown that EDT has a profound impact on basic analog circuit building blocks such as sample-hold (S/H) circuit and the current mirror circuit. A transistor design methodology with zero gate-source/drain overlap is proposed to mitigate the EDT effect. This results in lower voltage droop in S/H application and better current matching in current mirror application. It is demonstrated that decreasing the overlap length also improves the basic analog circuit performance metrics of the transistor. The transistor with zero gate-source/drain overlap, results in better transconductance, input resistance, output resistance, intrinsic gain and unity gain transition frequency.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.279-284
• /
• 2005

We investigated the impedance matching characteristics of UHF-band RFID tag antenna and tag chip for increased reading range. A voltage multiplier designed using 0.4 $\mu$m zero-$V_T$ MOSFET showed that DC output voltage of about 2 V can be obtained using standard CMOS process. The input impedance of the voltage multiplier was examined to achieve impedance matching to the RFID tag antenna using analytical and numerical approaches. The input impedance of the voltage multiplier could be varied in a wide range by selecting the size of MOSFET and the number of multiplying stages, and thus can be impedance matched to a tag antenna in presence of other tag circuit blocks. A meander line inductively-coupled RFID tag antenna operating at UHF band also shows the feasibility of impedance matching to tile RFID tag chip.

• 한국통신학회논문지
• /
• 제24권6B호
• /
• pp.1123-1133
• /
• 1999

본 논문에서는 되파관 T-접합을 해석하기 위해서 모드매칭법과 일반산란행렬법을 조합하여 Three Plane Mode Matching Method에 적용하였다. Liang이 제안한 방법에서는 아홉 번의 계산으로 전체 산란행렬을 구했으나 본 논문에서는 해석 시 단락면의 위치에 따른 세 번만의 계산을 통하여 전체 산란행렬을 구할 수 있었고 입사 시에도 여러 모드를 고려하였다. 이러한 해석 방법을 통해서 불연속으로 이루어진 여러 가지 도파관 구조를 보다 편리하고 정확하게 해석할 수 있으며 이를 입증하기 위하여 T-접합의 구조를 계단형으로 설계하여 측정한 결과 입력단에서는 반사를 줄일 수 있었으며 또한 보다 넓은 대역에서 사용할 수 있었다. 계산된 결과는 FEM을 이용한 상용 소프트웨어인 HFSS(High Frequency Structure Simulator)에 의한 결과와 잘 일치함을 보였다. 그리고 계단의 수, 높이, 길이 및 위치에 대한 특성을 고찰하였다.

• 한국전자파학회논문지
• /
• 제12권7호
• /
• pp.1139-1146
• /
• 2001

일차원 매질에 대한 역산란법을 이용하여 테이퍼형 임피던스 정합선로를 설계한다. 역산란법으로 유전율 분포를 추정하는 과정에서 오타를 줄이기 위하여 위상 보정인자(PCF: Phase Compensation Factor)를 도입한다. 설계하고자 하는 정합선로와 동일한 반사특성을 갖는 가상(virtual) 일차원 유전체의 유전율 분포를 추정하여 정합선로를 합성한다. 이 설계법은 등가회로에 대한 회로망 이론을 적용하지 않고 임의의 대역 특성을 갖는 정합선로를 설계할 수 있다. 주파수 영역의 반사계수를 사용함으로써 시간 영역의 반사계수를 사용하는 설계법에서 필연적으로 나타나는 오차를 피할 수 있다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1081-1090
• /
• 2013

본 논문에서는 C-대역에서 입출력 정합 회로가 패키지에 내장된 10 W급 내부 정합 증폭기 설계 및 제작을 하였다. 전력증폭기 설계에 사용한 트랜지스터로 GaAs pHEMT bare-chip을 사용하였다. 트랜지스터 패드 위치와 커패시터 크기를 고려한 와이어 본딩 해석으로 정확도 높은 설계를 하였다. 패키지와 정합 회로를 함께 EM simulation하여 패키지가 정합 회로에 미치는 영향을 해석하였다. 2-tone 측정 시 memory effect로 인해 발생되는 IMD3의 비대칭성을 줄이기 위한 memory effect 감쇄 바이어스 회로를 제안 및 설계하였다. 측정 결과, 7.1~7.8 GHz 대역에서 $P_{1dB}$는 39.8~40.4 dBm, 전력 이득은 9.7~10.4 dB, 효율은 33.4~38.0 %을 얻었고, 제안된 memory effect 감쇄 바이어스 회로로 IMD3(Upper)와 IMD3(Lower)차는 0.76 dB 이하를 얻었다.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5471-5478
• /
• 2012

본 논문에서는 SURF 알고리즘을 이용하여 PCB에 발생하는 불량 중 한 형태인 쇼트-서킷 불량을 탐지하는 기술을 제안한다. 제안하는 방법의 기본적인 절차는 SURF를 이용하여 샘플 영상과 입력된 영상에서 특징점 추출, 특징점 매칭 및 매칭 결과를 이용한 원근변환 수행, 검사 위치 관심영역 추출, 이진화 및 쇼트-서킷 추출, 결과 검증 순이다. 본 논문에서 제안하는 방식은 수작업으로 진행되는 후 공정의 특징 상, 검사하고자 하는 PCB의 놓여진 위치와 각도가 균일하지 않고 제각각으로 놓여 있는 경우에도 강건하게 쇼트-서킷 불량을 탐지하는 것에 중점을 두고 있다. 이 방법은 PCB가 놓여진 위치와 각도가 다양한 경우에도 불량을 탐지할 수 있음을 보이며, 탐지율 및 탐지시간 관점에서 기존의 수작업으로 검사하는 경우보다 우수함을 실험을 통하여 보인다.