

모노리식 X-band 혼합기

전 용일⁰, 박 형무, 마 동성
한국 전자 통신 연구소 화합물 반도체 연구부

Monolithic X-band Mixer

Yong-il Jun, Hyung-moo Park, and Dong-sung Ma
Compound semiconductor department, ETRI
Chung-nam, Korea

Abstract

A simple design method of a single balanced MMIC mixer is described. It uses small signal S11 and capacitive load for the input matching circuit and the output loading circuit, respectively. It is found that the conversion gain of the FET mixer is independent of FET gate width. The fabricated mixer has 2.5 dB conversion gain at 9 GHz with 50 ohm IF load and 2 dBm local oscillator power.

I 서 론

MESFET로 구성된 혼합기는 MMIC의 장점을 최대로 이용할 수 있는 응용분야의 하나이다. CRIPPS등에 의한 X-band 혼합기는 변환율이 15 dB이었으며, SUGIURA등이 제작한 12 GHz 대역 혼합기는 중간주파 증폭단을 포함하여 2.9 dB의 변환율을 얻었다. 위 두경우는 모두 dual 게이트 FET를 혼합용 비선형 소자로 사용하였고 국부 발진신호와 RF신호의 정합이 각각의 게이트단에 분리되어 이루어지고 있으며 접지 단기생인 턱터에 대한 고려가 되어있지 않다. 본고에서는 단일 게이트 FET를 혼합용 비선형 소자로 사용하고, 국부 발진 신호와 RF신호의 정합이 동일한 회로로 이루어지게 구성된 단일 평형 혼합기의 설계법을 제시하고, foundry service를 이용하여 제작하였다.

II FET 대신호 모델링

사용된 FET는 게이트 길이가 0.5um, 게이트-소오스, 게이트-드레인 전극 간격이 1um이다. 모델은 회로는 그림 1과 같으며 R_{in} 은 게이트 전극의 직렬저항, R_d 는 드레인 전극의 직렬저항, R_s 는 소오스 전극 및 소오스 채널의 직렬 저항을 나타낸다. D_{gd} , D_{gs} 는 게이트-드레인과 게이트-소오스간의 다이오드를 나타내며 확산용량은 고려되지 않다. C_{gdfrg} 와 C_{gsfrg} 는 게이트 전극의 드레인 및 소오스간의 정전용량을 나타낸다. V_{gs} 에 관계되는 전압제어 전압원 E_1 은 SPICE의 프로그램의 수정없이 JFET 모델을 사용하여 GaAs MESFET을 모델링하는데 필요한 모델 요소이다. 게이트 쪽이 300um인 FET의 모델변수의 값은 표-1과 같다.

III 혼합기 설계

1) 입력정합

입력정합은 FET가 단방향성(unilateral)일 경우 게이트단 S11의 공액량으로 결정된다. S11은 국부 발진 신호의 크기에 따라 변화하고, 입력 정합을 위하여 그 변화 추세를 알아야한다. S11의 국부 발진 신호에 따른 변화를 알아보기 위해 그림 2와 같은 시험회로를 구성하였다. 시험회로의 입력 단 회로는 50 ohm 임피던스 유지와 FET 직류 바이어스를 위한 회로이며, 출력 회로는 실제 동작시의 출력 정합 회로이다. $V(5)$ 와 $V(3)$ 의 푸리에 변환 기본 주파수 성분을 $V(5)$, $V(3)$ 라 하면 S11은 식(1)으로 표시된다.

$$S11 = \frac{V(3)}{V(5)} - 1 \quad \dots\dots\dots(1)$$

V(5) 와 V(3)는 SPICE 의 과도 해석 기능을 이용하여 구해졌으며, 시험회로의 바이어스 과도 현상을 피하기 위하여 900nS 이상의 시간 지연후의 출력 값을 취하였다. 그림 3의 결과는 측정 신호원 Vlo의 전력을 -20, -2, 4, 10, 13.5, 19.5 dBm으로 변화하면서 구한 S11를 나타낸다. Vlo가 -20 dBm일 때는 소신호라고 볼 수 있고, 통상적인 국부발진 신호 전력은 10 dBm일 경우이므로, 그림 3에서 소신호 S11의 값인 0.9159 $\angle 61.52^\circ$ 에 비교하면 통상적인 국부발진 전력을 인가하였을 때 측정된 S11은 10% 정도의 크기의 감축과 6% 정도의 위상 변화가 있음을 알 수 있다. 위 결과에서 입력 신호가 13dBm 정도의 크기를 가질 때 까지는, 대신호 S11은 소신호 S11으로 근사할 수 있다. 이러한 결과는 비선형 Cgs에 의한 대신호시의 입력 임피던스의 변화는 적으며, 입력 임피던스가 심하게 변화하는 요인은 게이트-드레인, 게이트-소오스의 다이오드가 순방향으로 전도됨에 따른 측정 신호의 억압(clamping)에 따른 것임을 알 수 있다. 결론적으로 혼합기 입력정합은 소신호 입력 반사계수 S11을 이용할 수 있다.

2) 출력 정합 및 변환 이득

출력 정합 조건을 결정하기 위하여 모델된 FET 와 혼합기 회로를 간략화 하면 그림 4와 같다. 여기서 입력은 국부 발진 및 신호 전력에 관하여 완전 정합되어 있다고 가정한다. FET가 포화 영역에서 동작할 경우의 드레인 전류 Ids는 식(2)로 표시된다.

$$Ids = \beta \cdot (E1 \cdot Vgs - Vth)^2 \cdot (1 + \lambda \cdot Vds) \quad \dots\dots\dots(2)$$

$$Vth \leq Vgs \leq Vds + Vth$$

$$\beta : FET \text{ 드레인 전류량 결정 상수.}$$

$$Vgs : 게이트-소오스 전압$$

$$Vds : 드레인-소오스 전압$$

$$\lambda : Vds \text{ 의 한 드레인 전류 변화를 결정하는 상수}$$

- 1) 절에서 비선형 Cgs는 선형으로 간주할 수 있음을 확인하였으므로 Cgs에 걸리는 전압 Vgs는 식(3)과 같이 국부 발진 신호와 RF 신호의 합으로 표시 될 수 있다.

$$Vgs = Vlo \cdot \sin(W1 \cdot t) + Vsig \cdot \sin(W2 \cdot t) \quad \dots\dots\dots(3)$$

W1: 국부 발진 라디안 주파수

W2: RF 신호 라디안 주파수

식(3)을 식(2)에 대입하여 중간 주파수 [W1-W2]

출력에 관심을 두고 정리하면 식(4)가 된다.

$$Ids = K \cdot (Vsigt \cdot Vlo \cdot \cos(Wo \cdot t) + Vsigt \cdot Vlo \cdot \cos((W1+W2) \cdot t))$$

$$+ \text{직류} + \text{sig. 고조파} + \text{local 고조파} + \text{상호 변조 고조파} \quad \dots\dots\dots(4)$$

$$K = \beta \cdot (1 + \lambda \cdot Vds) \cdot E1^2$$

$$Wo = [W1 - W2] : 중간 주파수$$

$$Vds = \text{드레인-소오스 간의 직류 전압}$$

중간 주파수 Wo에 관심을 두고 출력 정합 조건에 대하여 고찰하자. 차 주파수 출력을 필요로 하는 혼합기의 경우 합주파수와 고조파는 보다 높은 주파수를 가지므로, 고조파에 의한 드레인-소오스 전압을 억제하고 신호손실을 줄이며 FET의 드레인-소오스 간 기생 용량에 의한 전압결합에 의하여 발생하는 혼합기의 불안정성을 줄이기 위하여는 출력 정합 회로에 용량성 입력 임피던스를 갖는 저역통과 여파기 구조의 회로가 적당하며, 반대로 합주파수 출력의 경우는 유도성 입력 임피던스의 고역 통과 여파기 구조가 적당하다. 변환 이득을 구하기 위하여 몇 가지 가정을 하자.

(1) 차주파수(중간 주파수)에서의 부하는 순저항성이며 그림 4의 RL값을 갖는다.

(2) 차주파수를 제외한 고조파 및 혼합 고조파 성분의 부하는 순용량성이며 ZL \approx 0이다.

이때의 중간 주파수 출력을 Pif라하면 식(5)와 같다.

$$Pif = \frac{\left[\frac{K \cdot Vsigt \cdot Vlo}{\sqrt{2}} \right] \cdot \left[\frac{Rds \cdot RL}{Rds + RL} \right]}{RL}$$

$$= \frac{K^2}{2} \cdot \frac{Rds^2 \cdot RL}{(Rds + RL)^2} \cdot Vsigt^2 \cdot Vlo^2 \quad \dots\dots\dots(5)$$

여기서 Cgs에 걸리는 Vsigt, Vlo와 인가 전압 Vsigt, Vlo와의 관계를 알아보자. 입력 단은 RF신호 및 국부발진 신호에 대하여 완전 정합되었다고 생각하면, 에너지 보존에 의하여 식(6)과 식(7)이 성립한다.

모노리식 X-band 혼합기

$$V_{sig} = \frac{1}{jW_2.C_{gs}} \cdot \frac{V^2 sig^2}{\sqrt{4.R_{gs}.R_o}} \quad \dots \dots \dots (6)$$

$$V_{lo} = \frac{1}{jW_1.C_{gs}} \cdot \frac{V^2 lo^2}{\sqrt{4.R_{gs}.R_o}} \quad \dots \dots \dots (7)$$

변환 이득을 C.G라 하고 식(5), 식(6), 식(7)을 이용하여 C.G를 구하면 식(8)과 같다.

$$C.G = P_{if}/(1/8.V^2 sig^2 / R_o)$$

$$= \frac{K^2}{4} \cdot \left[\frac{1}{W_2.W_1.C_{gs}^2} \right]^2 \cdot \left[\frac{1}{R_{gs}.R_o} \right]^2 \cdot \frac{R_{ds0}^2 \cdot R_L \cdot R_o}{(R_{ds0} + R_L)^2} \cdot V_{lo}^2 \quad \dots \dots \dots (8)$$

식(8)에서 FET 게이트 쪽에 따라 C_{gs} 와 K 는 정비례하고 R_{gs} 는 역비례하므로 변환 이득은 FET의 쪽(gate width)에는 무관계함을 알 수 있다. 그러나 정합 회로의 손실을 고려하면 주파수에 따라 최적의 FET쪽이 결정될 것이다. 여기서는 게이트 쪽에 대한 엄밀한 고려는 하지 않고 통상적으로 X-band MESFET에서 많이 쓰이는 300um에 가까운 값을 선택하였다.

3) LAYOUT.

layout에 사용된 고 임피던스 microstrip은 중심 주파수의 파장에 비하여 선로 길이가 짧은 경우 그림5와 같은 등가 회로를 가지며, 특성 임피던스가 100ohm일 경우 등가 L과 C의 비가 10000 정도임으로 작은 공칭 임피던스를 갖는 시스템에서는 순 유도성 소자로 쓰일 수 있다. 신호 선로가 균질한 경우 상호 결합에 의한 정합 변수의 변화를 고려하기 위하여 그림6과 같은 상호결합된 선로를 생각하자 C_1, C_2 는 무시하고 유도결합에 의한 단자 1-1'의 입력 임피던스를 구하면 식(9)과 같다. 여기서 M과 두 선로의 전류비를 알 수 있다면 선로의 상호결합 효과를 보상할 수 있다.

$$Z_{in}=jW(L+M(i_1/i_2)) \quad \dots \dots \dots (9)$$

초기설계 값을 L_1 이라하고 LAYOUT된 선로의 등가 인덕터와 상호 인덕터를 L_2, M_2 그리고 선로의 전류비 I, 결합된 선로의 전류를 i라하면 식(10)의 관계가 성립하도록 LAYOUT시 고려되어야 한다. 그림7은 LAYOUT된 혼합기 회로를 나타낸다.

$$L_1=L_2+M_2(I/i) \quad \dots \dots \dots (10)$$

4) 혼합기 회로 및 측정 결과.

1) 절과 2) 절에서 기술한 정합방법에 따라 설계된 혼합기 회로는 그림8과 같다. 여기서 입력 회로는 12ohm 공칭 임피던스의 반파장 전송선을 이용한 평형 회로(halfwave length transmission line balun)를 사용하였고, 출력 정합 회로는 2) 절의 두 가지 가정을 만족시키는 구조를 선택하였다. 설계된 혼합기는

SPICE 시뮬레이션 결과 부하 저항이 300 ohm인 경우 5.5 dB의 변환 이득을 가지고 있고, 접지단 기생 인덕터에 의한 변환 이득의 감소는 L_p 가 1.5 nH일 때 20% 이내임을 확인하였다. 제작된 혼합기는 스펙트럼 앤ализ어와 방향성 결합기 및 신호원을 사용하여 측정하였으며, 9 GHz 입력 신호와 2 dBm의 국부 발진 신호 인가시 100 MHz 중간 주파수에서 2.5 dB의 변환 이득을 갖고 있었다. 국부 발진 신호의 크기에 따른 변환 이득의 변화는 그림9에 도시되어 있다.

VI. 결론

GaAs MESFET 혼합기의 게이트 입력 단 정합은 국부발진 신호와 같은 대신호 일 경우라도 소신호 입력 반사 계수 S11를 이용하여 할 수 있다. 출력 단 정합 회로는 변환 이득을 높이기 위하여 중간 주파수에서는 병렬 공진하고 신호 주파수에서는 낮은 용량성 입력 임피던스를 갖는 회로가 적당하다.

참고 문헌

- 한국 전자통신 연구소, "혼합기 설계," 고속 IC 개발 중간 연구 보고서, pp.266-297, 7SM3010102210, 1988.
- EESOF INC., Microwave SPICE manual, May, 1986.
- W.R.Curtice, "A MESFET model for use in the design of GaAs integrated circuits," IEEE Trans.Microwave Theory Tech., Vol. MTT-28, pp.448-456, May, 1980.

4.S.A. Maas, "Design and performance of a 45 GHz HEMT mixer," IEEE Tran. Microwave Theory Tech., Vol. MIT34, No. 7, pp.799-833, July, 1986.

5.B.A.Rosario, "Modeling for the SPICE program," Triquest Gallium Arsenide Multi project chip design, pp.3.1-3.45, March, 1986.

| 선형 모델 변수 | FET 모델 변수 (3) | diode 모델 변수 |
|--------------------------|------------------------|-----------------|
| $R_s = 3\Omega$ | $\text{LAMDA} = 0.083$ | $I_s = 5E-16$ |
| $R_d = 3\Omega$ | $VTO = -0.744$ | $N = 1.16$ |
| $C_{ds} = 41.4\text{fF}$ | $BETA = 2.69E-4$ | $C_{jo} = 0.75$ |
| $C_{gsfrg} = 6\text{fF}$ | $I_s = 1E-30$ | $P_B = 0.5$ |
| $C_{gdfrg} = 6\text{fF}$ | | $M = 0.5$ |
| $R_{in} = 0.5\Omega$ | | $F_C = 0.0$ |
| $E_1 = 0.436$ | | |

표 1. 300 μm GaAs-MESFET 모델 변수의 값




그림 1. SPICE 를 이용한 GaAs FET 모델 회로




그림 2. 대신호 입력 반사 계수 (S11)

측정을 위한 시험 회로




그림 9. 설계된 혼합기의 변환율 특성




그림 3. 시험 전력의 변화에 따른 입력 반사 계수의 변화




그림 4. 혼합기의 간략화된 등가 회로




그림 5. microstrip 전송선 등가 회로




그림 6. 상호 결합된 microstrip 전송선 등가 회로




그림 7. LAYOUT된 혼합기 회로

그림 8. 설계된 혼합기 회로