• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.545-546
• /
• 2008

This paper presents a low power CMOS low noise amplifier for UWB applications. To reduce the power consumption, two cascode amplifiers was stacked in DC. Designed with $0.18-{\mu}m$ CMOS technology, the proposed LNA achieves 20dB flat gain, below 3dB noise figure, and the power consumption of 5.2mW from a 1.8 V supply voltage.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1121-1124
• /
• 1998

A CMOS RF bandpass amplifier which performs both functions of low-noise amplifier and bandpass filter is designed for the application of 1.9 ㎓ RF front-end in wireless receivers. The positive-feedback Q-enhancement technique is used to overcome the low gain and low Q factor of the bandpass amplifier. The designed bandpass amplifier is simulated with HSPICE and fabricated using HYUNDAI $0.8\mu\textrm{m}$ CMOS 2-poly 2-metal full custom process. Under 3 V supply voltage, results of simulation show that the CMOS bandpass amplifier provides the power gain 23dB, noise figure 3.8 dB, and power dissipation 55mW.

• Journal of electromagnetic engineering and science
• /
• 제5권3호
• /
• pp.112-116
• /
• 2005

This paper presents a broadband two-stage low noise amplifier(LNA) operating from 3 to 10 GHz, designed with 0.18 ${\mu}m$ RF CMOS technology, The cascode feedback topology and broadband matching technique are used to achieve broadband performance and input/output matching characteristics. The proposed UWB LNA results in the low noise figure(NF) of 3.4 dB, input/output return loss($S_{11}/S_{22}$) of lower than -10 dB, and power gain of 14.5 dB with gain flatness of $\pm$1 -dB within the required bandwidth. The input-referred third-order intercept point($IIP_3$) and the input-referred 1-dB compression point($P_{ldB}$) are -7 dBm and -17 dBm, respectively.

• ETRI Journal
• /
• 제33권3호
• /
• pp.462-465
• /
• 2011

A millimeter-wave (mm-wave) high-linear low-noise amplifier (LNA) is presented using a 0.18 ${\mu}m$ standard CMOS process. To improve the linearity of mm-wave LNAs, we adopted the multiple-gate transistor (MGTR) topology used in the low frequency range. By using an MGTR having a different gate-source bias at the last stage of LNAs, third-order input intercept point (IIP3) and 1-dB gain compression point ($P_{1dB}$) increase by 4.85 dBm and 4 dBm, respectively, without noise figure (NF) degradation. At 33 GHz, the proposed LNAs represent 9.5 dB gain, 7.13 dB NF, and 6.25 dBm IIP3.

• 전기학회논문지
• /
• 제56권4호
• /
• pp.761-767
• /
• 2007

In this paper, we deal wih a concurrent dual band low noise amplifier for a Radio Frequency Identification(RFID) reader operating at 912MHz and 2.45GHz. The design of the low noise amplifier is based on the TSMC $0.18{\mu}m$ CMOS technology. The chip size is $1.8mm\times1.8mm$. To improve the noise figure of the circuit, SMD components and a bonding wire inductor are applied to input matching. Simulation results show that the 521 parameter is 11.41dB and 9.98dB at 912MHz and 2.45GHz, respectively The noise figure is also determined to 1.25dB and 3.08dB at the same frequencies with a power consumption of 8.95mW.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.304-308
• /
• 2003

본 논문에서는 24GHz에서 동작하는 2단 저잡음 증폭기를 설계 및 제작하였다. 소자는 NEC사의 NE450284C HT-FET를 사용하였고, 양호한 잡음지수를 위한 정합회로 설계 시 좋지 않은 입력 정재 파비를 동시에 고려하여, 원하는 잡음지수와 입력 정재파비를 얻도록 설계하였다. 측정 결과 이득은 16.6dB, 입력 정재파비는 1.6, 그리고 출력 정재파비는 1.5를 넘지 않는 특성을 얻었다.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.796-805
• /
• 2000

30dB의 선형이득과 2.6dB의 잡음지수 성능을 갖는 위성통신중계기용 30GHz대 저잡음증폭기 모듈이 MMIC와 박막 MIC기술로 개발되었다. 두 종의 MMIC 회로가 저잡음증폭기 모듈에 사용되었는데, 하나는 초저잡음용 MMIC 회로이고, 다른 하나는 광대역 고이득용 MMIC 회로이다. MMIC 회로 제작에 사용된 증폭소자는 0.15$mu extrm{m}$게이트 길이를 갖는 pHEMT이다. 두 개의 MMIC 회로를 상호 연결하고 저잡음증폭기 모듈을 완성하기 위하여 박막기술을 이용하여 마이크로스트립 선로를 구현하였으며, 안정된 DC 전원 공급을 위하여 후막기술을 이용한 바이어스 회로를 개발하였다. 저잡음증폭기 모듈의 입력측은 위성중계기의 안테나로부터의 신호를 받아들이기 위하여 도파관 형태로 설계되었으며, 출력측은 주파수변환부와의 접속을 위하여 K-컨넥터로 구현되었다. 모든 제작 공정에는 실제 위성용 부품 제작 기술이 도입되었으며, 위성중계기에 탑재되는 부품에 요구되는 온도시험 및 진동시험을 실시하였다. 제작된 저잡음증폭기 모듈은 동작목표 대역인 30~31GHz에서 30dB 이상의 이득, $\pm$0.3dB의 이득평탄도, 그리고 2.6dB이하의 우수한 잡음지수를 가진 것으로 측정되었다.

• 한국항행학회논문지
• /
• 제6권4호
• /
• pp.312-317
• /
• 2002

본 논문에서는 스미스 도표 상의 ${\Gamma}_{IN}$ 평면에 도시되는 정합원를 사용한 저잡음 증폭기의 도식적 설계기법을 제시하였다. 입 출력의 각 정합원은 저잡음 증폭기의 최적화된 성능을 위하여 정재파비 등의 설계 파라미터를 결정할 때 발생되는 반복적인 설계작업의 번거로움을 최소화하기 위한 도식적 설계 기법에 이용할 수 있다. 이를 증명하기 위한 방안으로 저잡음 증폭기를 설계하여 제시하였다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.90-95
• /
• 2014

본 논문에서는 다양한 모바일 TV 규격을 지원할 수 있는 모바일 TV 튜너용 VHF 및 UHF 대역 가변 이득 저잡음 증폭기를 제안한다. 제안한 VHF 대역 가변 이득 증폭기는 외부 매칭 소자를 제거하기 위해 저항 피드백을 이용하여 저잡음 증폭기와 저주파수 잡음 특성을 개선하기 위해 PMOS 입력을 사용하는 싱글-차동 증폭기, 이득 범위를 제어하기 위해 저항 피드백 부분과 감쇄기로 구성된다. 제안한 UHF 대역 가변 이득 증폭기는 잡음 특성과 외부 간섭 신호 제거 특성을 향상시키기 위해 협대역 저잡음 증폭기와 $g_m$ 가변 방식을 이용하여 이득을 제어할 수 있는 싱글-차동 증폭기와 감쇄기로 구성된다. 제안한 VHF 및 UHF 대역 가변 이득 저잡음 증폭기는 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, 전원 전압 1.8 V에서 각각 22 mA와 17 mA 의 전류를 소모하면서 약 27 dB와 27 dB의 전압 이득, 1.6-1.7 dB와 1.3-1.7 dB의 잡음 지수, 13.5 dBm와 16 dBm의 OIP3의 성능을 보인다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.62-66
• /
• 2016

본 논문에서는 의료기기용 MedRadio 대역의 저전력 저잡음 증폭기를 제안한다. 제안한 저잡음 증폭기는 전류 재사용 저항 피드백 증폭기 구조를 채택하여 $g_m$을 증폭시키고 소스 인덕터 없이 입력 매칭을 가능하도록 하였다. 추가적으로 제안한 직렬 저항, 인덕터, 커패시터 입력 매칭 네트워크의 Q-factor를 통해 저잡음 증폭기의 전압 이득을 증가시켜 잡음 지수를 최소화 했다. 로드저항이 없는 구조를 채택하여 낮은 전원 전압으로 전력 소모를 줄였다. 제안한 MedRadio 대역 저전력 저잡음 증폭기는 $0.13{\mu}m$ CMOS 공정을 사용하여 설계하였고, 전원 전압 1 V에서 0.18 mA의 전류를 소모하면서 0.85 dB의 잡음 지수, 30 dB의 전압 이득, -7.9 dBm의 IIP3의 성능을 보인다.