• 제목/요약/키워드: low voltage circuit design

검색결과 538건 처리시간 0.035초

Design of Low Power Capacitive Sensing Circuit with a High Resolution in CMOS Technology

  • Jung, Seung-Min
    • Journal of information and communication convergence engineering
    • /
    • 제9권3호
    • /
    • pp.301-304
    • /
    • 2011
  • This paper describes the possibility of a low-power, high-resolution fingerprint sensor chip. A modified capacitive detection circuit of charge sharing scheme is proposed, which reduces the static power dissipation and increases the voltage difference between a ridge and valley more than conventional circuit. The detection circuit is designed and simulated in 3.3V, 0.35${\mu}$m standard CMOS process, 40MHz condition. The result shows about 27% power dissipation reduction and 90% improvement of difference between a ridge and valley sensing voltage. The proposed circuit is more stable and effective than a typical circuit.

저 전력 MOS 전류모드 논리회로 설계 (Design of a Low-Power MOS Current-Mode Logic Circuit)

  • 김정범
    • 정보처리학회논문지A
    • /
    • 제17A권3호
    • /
    • pp.121-126
    • /
    • 2010
  • 본 논문에서는 저 전압 스윙 기술을 적용하여 저 전력 회로를 구현하고, 슬립 트랜지스터 (sleep-transistor)를 이용하여 누설전류를 최소화하는 새로운 저 전력 MOS 전류모드 논리회로 (MOS current-mode logic circuit)를 제안하였다. 제안한 회로는 저 전압 스윙 기술을 적용하여 저 전력 특성을 갖도록 설계하였고 고 문턱전압 PMOS 트랜지스터 (high-threshold voltage PMOS transistor)를 슬립 트랜지스터로 사용하여 누설전류를 최소화하였다. 제안한 회로는 $16\;{\times}\;16$ 비트 병렬 곱셈기에 적용하여 타당성을 입증하였다. 이 회로는 슬립모드에서 기존 MOS 전류 모드 논리회로 구조에 비해 대기전력소모가 1/104로 감소하였으며, 정상 동작모드에서 11.7 %의 전력소모 감소효과가 있었으며 전력소모와 지연시간의 곱에서 15.1 %의 성능향상이 있었다. 이 회로는 삼성 $0.18\;{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

Telescopic 증폭기를 이용한 고속 LVDS I/O 인터페이스 설계 (Design of a High-Speed LVDS I/O Interface Using Telescopic Amplifier)

  • 유관우;김정범
    • 대한전자공학회논문지SD
    • /
    • 제44권6호
    • /
    • pp.89-93
    • /
    • 2007
  • 본 논문은 3.3V, $0.35{\mu}m$ CMOS 기술을 이용하여 I/O 인터페이스를 설계, 검증하였다. LVDS (low-voltage differential signaling)는 차동전송 방식과 저 전압의 스윙으로 저 전력 고속의 데이터를 전송할 수 있다. 본 논문은 기존의 차동증폭기나 감지 증폭기를 사용한 LVDS와 달리 telescopic 증폭기를 이용하여 2.3 Gbps의 빠른 전송속도를 갖는 LVDS 고속 인터페이스를 구현하였다. LVDS의 표준을 모두 충족하였고 25.5mW의 전력소모를 갖는다. 이 회로는 삼성 $0.35{\mu}m$ CMOS 공정을 이용하여 설계하였으며, HSPICE를 통하여 검증하였다.

저전력화를 위한 AC형 PDP구동회로의 설계 (Design of AC PDP driving Circuit for Low Power Consumption)

  • 장윤석;최진호
    • 한국정보통신학회논문지
    • /
    • 제10권11호
    • /
    • pp.2014-2019
    • /
    • 2006
  • PDP구동회로는 160V 이상의 고전압을 유지하기 위한 스위칭 소자와 커패시터를 필요로 한다. 이러한 고전압용 소자의 사용은 PDP 구동회로의 가격을 상승시키고 전력 소모를 증가시키는 원인이 된다. 기존의 PDP 구동회로는 3개의 공급 전압원과 16개의 스위칭 소자로 구성 되어 있다. 그러나 본 논문에서는 2개의 공급 전압원과 12개의 스위칭 노자를 사용하고, 공급 전압도 기존의 공급 전압보다 낮은 공급 전압을 사용하는 구동회로를 제안한다. 컴퓨터시뮬레이션을 통하여 입력 주파수가 70kHz에서 100kHz일 때 45V 이상의 공급전압을 사용한다면 PDP 셀 구동을 위한 충분한 크기의 신호를 얻을 수 있음을 확인하였다.

대형 OLED 디스플레이 패널 구동에 적합한 밴드갭 레퍼런스 회로 설계 및 결과 (Bandgap Voltage Reference Circuit Design Technology Suitable for Driving Large OLED Display Panel)

  • 문종일;조상준;조의식;남철;권상직
    • 반도체디스플레이기술학회지
    • /
    • 제17권2호
    • /
    • pp.53-56
    • /
    • 2018
  • In this paper, a CMOS bandgap voltage reference that is not sensitive to changes in the external environment is presented. Large OLED display panels need high supply voltage. MOSFET devices with high voltage are sensitive to the output voltage due to the channel length modulation effect. The self-cascode circuit was applied to the bandgap reference circuit. Simulation results show that the maximum output voltage change of the basic circuit is 77mV when the supply voltage is changed from 10.5V to 13.5V, but the proposed circuit change is improved to 0.0422mV. The improved circuit has a low temperature coefficient of $9.1ppm/^{\circ}C$ when changing the temperature from $-40^{\circ}C$ to $140^{\circ}C$. Therefore, the proposed circuit can be used as a reference voltage source for circuits that require a high supply voltage.

Design of Integrated a-Si:H Gate Driver Circuit with Low Noise for Mobile TFT-LCD

  • Lee, Yong-Hui;Park, Yong-Ju;Kwag, Jin-Oh;Kim, Hyung-Guel;Yi, Jun-Sin
    • 한국정보디스플레이학회:학술대회논문집
    • /
    • 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
    • /
    • pp.822-824
    • /
    • 2007
  • This paper investigated a gate driver circuit with amorphous silicon for mobile TFT-LCD. In the conventional circuit, the fluctuation of the off-state voltage causes the fluctuation of gate line voltages in the panel and then image quality becomes worse. Newly designed gate driver circuit with dynamic switching inverter and carry out signal reduce the fluctuation of the off-state voltage because dynamic switching inverter is holding the off-state voltage and the delay of carry signal is reduced. The simulation results show that the proposed a-Si:H gate driver has low noise and high stability compared with the conventional one.

  • PDF

극소전력 수신기 구현을 위한 Super-regenerative Oscillator 설계 (Design of Super-regenerative Oscillator for Ultra Low Power Receiver Implementation)

  • 김정훈;김중진;김응주;박타준
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.625-626
    • /
    • 2006
  • An Ultra low power super-regenerative oscillator was implemented with on-chip inductor and quench signal generator. The super-regenerative oscillator detects the signal level as low as -70dBm while consuming only 0.48mA at 1.5V supply voltage. These results indicate that the super-regenerative oscillator can be outstanding candidate the simple, ultra low power receiver design.

  • PDF

저-전력 전력 관리 회로를 위한 DC-DC 변환기 (DC-DC Converter for Low-Power Power Management IC)

  • 전현덕;윤범수;최중호
    • 전기전자학회논문지
    • /
    • 제22권1호
    • /
    • pp.174-179
    • /
    • 2018
  • 본 논문에서 저전력 PMIC를 위한 고효율 DC-DC 변환기를 설계하였다. IoT 및 웨어러블 기기의 발전에 따라 전력 공급을 위한 고효율 에너지 습득 기술이 중요해지고 있다. 에너지 습득을 통해서 얻을 수 있는 전압은 낮고 넓은 분포의 값을 가지므로 이를 사용하기 위해서 넓은 입력 전압 범위에서 고효율을 얻을 수 있는 설계 기법이 필수적이다. 넓은 입력 전압 범위에서 일정한 스위칭 주파수를 얻기 위해 전원 전압 변화 감지 회로를 이용한 주파수 보상 회로를 설계했으며, 낮은 전력에서 고효율을 얻기 위해 burst-mode 제어 회로를 구성하여 정밀한 스위칭 동작을 제어하였다. 설계한 DC-DC 벅 변환기는 0.95~3.3V의 입력 전압 조건에서 0.9V를 출력하며 부하 전류가 180uA일 때 최대 78%의 효율을 얻을 수 있다.

저 전압 트리거형 ESD 보호회로를 탑재한 저 전압 Step-down DC-DC Converter 설계 (The Design of low voltage step-down DC-DC Converter with ESD protection device of low voltage triggering characteristics)

  • 육승범;이재현;구용서
    • 전기전자학회논문지
    • /
    • 제10권2호통권19호
    • /
    • pp.149-155
    • /
    • 2006
  • In this study, the design of low voltage DC-DC converter with low triggering ESD (Electro-Static Discharge) protection circuit was investigated. The purpose of this paper is design optimization for low voltage(2.5V to 5.5V input range) DC-DC converter using CMOS switch. In CMOS switch environment, a dominant loss component is not switching loss but conduction loss at 1.2MHz switching frequency. In this study a constant frequency PWM converter with synchronous rectifier is used. And zener Triggered SCR device to protect the ESD phenomenon was designed. This structure reduces the trigger voltage by making the zener junction between the lateral PNP and base of lateral NPN in SCR structure. The triggering voltage was simulated to 8V.

  • PDF

CMOS 소자를 이용한 저전압 안정화 회로 설계 (Design of the CMOS Low-Voltage Regulation Circuit)

  • 김영민;이근호;황종선;김종만;박현철
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2002년도 춘계학술대회 논문집 센서 박막재료 반도체재료 기술교육
    • /
    • pp.124-127
    • /
    • 2002
  • A CMOS voltage regulation circuit for use at low-voltage is proposed. Circuits for a positive and for a negative current regulation are presented and are designed with commercial CMOS technology. The voltage regulation that is stable over ambient temperature variations is an important component of most data acquisition systems. These results are verified by the H-SPICE simulation $0.8{\mu}m$ parameter. As the result, the temperature dependency of output voltage is $0.57mV/^{\circ}C$ and the power dissipation is 1.8 mV on 5V supply voltage.

  • PDF