• 제목/요약/키워드: low power mode

검색결과 1,107건 처리시간 0.026초

모드변환 가능한 단권변압기를 이용한 CMOS 전력증폭기 (CMOS Power Amplifier Using Mode Changeable Autotransformer)

  • 류현식;남일구;이동호;이옥구
    • 전자공학회논문지
    • /
    • 제51권4호
    • /
    • pp.59-65
    • /
    • 2014
  • 본 논문에서는 전력증폭기의 효율을 증가시키기 위해서 모드변환 가능한 단권변압기를 제안한다. 모드변환 가능한 단권변압기를 통해 전력증폭기의 저 전력 모드 동작 시 효율을 개선할 수 있다. 이 논문에서는 0.18-${\mu}m$ CMOS 표준 공정을 이용하여 듀얼모드 단권변압기를 이용한 CMOS 전력증폭기를 설계하였다. 고 전력 모드와 저 전력 모드에서 단권변압기의 1차 권선의 권선수를 조절하여 전력증폭기의 동작을 최적화하였다. EM 시뮬레이션 및 전체 회로 시뮬레이션 결과 제안된 멀티모드 CMOS 전력증폭기의 출력전력이 24dBm일 때 전력부가효율(PAE)이 10.4%에서 멀티모드 동작으로 26.1% 로 상승하여 전력증폭기의 성능 개선되었다.

헬리콘 플라즈마의 전기적 특성 (Electrical Characteristics of Helicon Wave plasmas)

  • 윤석민;김정형;서상훈;장흥영
    • 한국진공학회지
    • /
    • 제5권1호
    • /
    • pp.85-92
    • /
    • 1996
  • The external electricla characteristics of helicon wave plasmas were measured over a wide range of RF power and magnetic filed. External parameters. such as antenna voltage , current, phase shift, and interanl parameter, electron density were measured at 7MHz, 1mTorr Ar discharge . The equivalent discharge resistance and reactance, and the power transfer efficiency were calculated through these measurements. There are a helicon mode which produces high density plasma by helicon wave and a lowmode which produces low density plasma by capaictive electric field. In case of the helicon mode, the anternna voltage and current were lower than those of the low-mode. The phase difference between voltage and current decreased suddenly at the transition point from the low-mode to the helicon mode. Equivalent resistance and power efficiency increased and reactance decreased suddenly at the transition point. These results mean that the power transperred to plasma and the nutual coupling between the antenna and plasma increase as the mode changes from the low-mode to the helicon mode.

  • PDF

Adaptive Standby Mode Scheduling Method Based on Analysis of Activation Pattern for Improving User Experience of Low-Power Set-Top Boxes

  • Park, Hyunho;Kim, Junghak;Jung, Eui-Suk;Lee, Hyunwoo;Lee, Yong-Tae
    • ETRI Journal
    • /
    • 제38권5호
    • /
    • pp.885-895
    • /
    • 2016
  • The lowest power mode (passive-standby mode) was proposed for reducing the power consumption of set-top boxes in a standby state when not receiving content. However, low-power set-top boxes equipped with the lowest power mode have been rarely commercialized because of their low-quality user experience. In the lowest power mode, they deactivates almost all of operational modules and processes, and thus require dozens of seconds for activation latency (that is, the latency for activating all modules of the set-top boxes in a standby state). They are not even updated in a standby state because they deactivate their network interfaces in a standby state. This paper proposes an adaptive standby mode scheduling method for improving the user experience of such boxes. Set-top boxes using the proposed method can analyze the activation pattern and find the frequently used time period (that is, when the set-top boxes are frequently activated). They prepare for their activation during this frequently used time period, thereby reducing the activation latency and enabling their update in a standby state.

A 3.3-V Low-Power Compact Driver for Multi-Standard Physical Layer

  • Park, Joon-Young;Lee, Jin-Hee;Jeong, Deog-Kyoon
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제7권1호
    • /
    • pp.36-42
    • /
    • 2007
  • A low-power compact driver for multistandard physical layer is presented. The proposed driver achieves low power and small area through the voltage-mode driver with trans-impedance configuration and the novel hybrid driver,. In the voltage-mode driver, a trans-impedance configuration alleviates the problem of limited common-mode range of error amplifiers and the area and power overhead due to pre-amplifier. For a standard with extended output swing, only current sources are added in parallel with the voltage-mode driver, which is named a 'hybrid driver'. The hybrid architecture not only increases output swing but reduces overall driver area. The overall driver occupies $0.14mm^2$. Power consumptions under 3.3-V supply are 24.5 mW for the voltage-mode driver and 44.5 mW for the hybrid driver.

Green Mode Buck Switch for Low Power Consumption

  • Jang, KyungOun;Kim, Euisoo;Lim, Wonseok;Lee, MinWoo
    • 전력전자학회:학술대회논문집
    • /
    • 전력전자학회 2013년도 전력전자학술대회 논문집
    • /
    • pp.397-398
    • /
    • 2013
  • Fairchild Green Mode off line buck switch for low standby power consumption and high reliability is presented. By reducing operating current and optimizing switching frequency, 20mW power consumption is achieved. High performance trans-conductance amplifier and green mode function improve the ripple and regulation in the output voltage. The conventional $FPS^{TM}$ buck and novel Fairchild buck switch are compared to show the improvement of performance. Experimental results are showed using 2W evaluation board.

  • PDF

모바일 기기 신호 인터페이스용 MIPI 디지털 D-PHY의 저전력 설계 (Low Power Design of a MIPI Digital D-PHY for the Mobile Signal Interface)

  • 김유진;김두환;김석만;조경록
    • 한국콘텐츠학회논문지
    • /
    • 제10권12호
    • /
    • pp.10-17
    • /
    • 2010
  • 본 논문에서는 모바일 기기 신호 인터페이스용 MIPI(Mobile industry processor interface)의 D-PHY의 디지털 블록의 저전력 설계를 제안한다. MIPI는 고속 데이터 전송을 위한 HS(high-speed)모드와 주로 제어에 사용되는 LP(low-power)모드의 두 가지 동작 모드를 갖는다. 저전력 소모를 위해 디지털 블록 내부 구성요소를 각 동작에 따라 선택적으로 스위칭 할 수 있는 클럭 게이팅(Clock gating) 기법을 적용했다. 저전력 동작의 설계에 대한 동작을 시뮬레이션을 통해 검증하고 기존의 일반적인 MIPI D-PHY 디지털 블록과 전력소모를 비교했다. HS 모드 데이터 전송동작에 대해서는 저전력 설계를 통하여 전력소모가 송신단(TX: transmitter)과 수신단(RX: receiver) 각각 74%와 31% 감소하여 전체적으로 전력소모가 50%로 줄었고, LP 모드 동작에 대해서도 전력소모가 TX와 RX 각각 79%와 40% 감소하여 전체적으로 51.5% 줄어들었다. 제안된 저전력 MIPI D-PHY 디지털 칩은 $0.13{\mu}m$ CMOS 공정에서 1.2V의 전원을 갖도록 설계 및 제작되었다.

셋톱박스의 에너지 효율 개선에 관한 연구 (Study on Improving Energy-Efficiency of Set-top Box)

  • 이상학;윤정미
    • 정보처리학회논문지D
    • /
    • 제18D권3호
    • /
    • pp.197-204
    • /
    • 2011
  • 방송 신호를 수신하여 TV 등의 디스플레이 장치로 전달하는 셋톱박스는 다른 가전과는 다르게 대기모드, 즉 저전력모드가 존재하지 않는다. 이는 기술적 제약과 운용상의 이유로 인한 것이다. 현재 셋톱박스의 전원을 리모컨으로 끄면 방송을 시청하는 온모드 대비 80~90%의 높은 소비전력을 보인다. 이는 1W 미만으로 동작하는 다른 가전에 비해 월등히 높은 것이다. 국내 및 해외 선진국들은 셋톱박스의 에너지 효율을 높이고자 하는 정책을 시행하고 있다. 본 논문에서는 셋톱박스의 에너지 효율을 개선하고자 저전력 셋톱박스를 설계하고 진행 중인 개발에 대해 기술한다. 저전력 모드를 지원하는 SoC, 전원 모드를 구분하여 동작하도록 하는 시스템 하드웨어 및 소프트웨어, 그리고 방송사와의 연동을 통한 전원관리를 이루는 미들웨어 등이 핵심 개발 내용이다. 그리고 이를 통해 이룰 수 있는 에너지 소비 절감 효과를 보인다.

Sub-threshold MOSFET을 이용한 전류모드 회로 설계 (Current-Mode Circuit Design using Sub-threshold MOSFET)

  • 조승일;여성대;이경량;김성권
    • 한국위성정보통신학회논문지
    • /
    • 제8권3호
    • /
    • pp.10-14
    • /
    • 2013
  • 본 논문에서는 저전력 기술인 DVFS (Dynamic Voltage Frequency Scaling) 응용을 위하여, 동작주파수의 변화에도 소비전력이 일정한 특성을 갖는 전류모드 회로를 적용함에 있어서, 저속 동작에서 소비전력이 과다한 전류모드 회로의 문제점을 전류모드 회로에서 sub-threshold 영역 동작의 MOSFET을 적용함으로써 소비전력을 최소화하는 설계기술을 소개한다. 회로설계는 MOSFET BSIM 3모델을 사용하였으며, 시뮬레이션한 결과, strong-inversion 동작일 때 소비전력은 $900{\mu}W$이었으나, sub-threshold 영역으로 동작하였을 때, 소비전력이 $18.98{\mu}W$가 되어, 98 %의 소비전력의 절감효과가 있음을 확인하였다.

A Low Distortion and Low Dissipation Power Amplifier with Gate Bias Control Circuit for Digital/Analog Dual-Mode Cellular Phones

  • Maeng, Sung-Jae;Lee, Chang-Seok;Youn, Kwang-Jun;Kim, Hae-Cheon;Mun, Jae-Kyung;Lee, Jae-Jin;Pyun, Kwang-Eui
    • ETRI Journal
    • /
    • 제19권2호
    • /
    • pp.35-47
    • /
    • 1997
  • A power amplifier operating at 3.3 V has been developed for CDMA/AMPS dual-mode cellular phones. It consists of linear GaAs power MESFET's, a new gate bias control circuit, and an output matching circuit which prevents the drain terminal of the second MESF from generating the harmonics. The relationship between the intermodulation distortion and the spectral regrowth of the power amplifier has been investigated with gate bias by using the two-tone test method and the adjacent channel leakage power ratio (ACPR) method of CDMA signals. The dissipation power of the power amplifier with a gate bias control circuit is minimized to below 1000 mW in the range of the low power levels while satisfying the ACPR of less than -26 dBc for CDMA mode. The ACPR of the power amplifier is measured to be -33 dBc at a high output power of 26 dBm.

  • PDF

Design of a 25 mW 16 frame/s 10-bit Low Power CMOS Image Sensor for Mobile Appliances

  • Kim, Dae-Yun;Song, Min-Kyu
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제11권2호
    • /
    • pp.104-110
    • /
    • 2011
  • A CMOS Image Sensor (CIS) mounted on mobile appliances requires low power consumption due to limitations of the battery life cycle. In order to reduce the power consumption of CIS, we propose novel power reduction techniques such as a data flip-flop circuit with leakage current elimination and a low power single slope analog-to-digital (A/D) converter with a sleep-mode comparator. Based on 0.13 ${\mu}m$ CMOS process, the chip satisfies QVGA resolution (320 ${\times}$ 240 pixels) that the cell pitch is 2.25 um and the structure is a 4-Tr active pixel sensor. From the experimental results, the performance of the CIS has a 10-b resolution, the operating speed of the CIS is 16 frame/s, and the power dissipation is 25 mW at a 3.3 V(analog)/1.8 V(digital) power supply. When we compare the proposed CIS with conventional ones, the power consumption was reduced by approximately 22% in the sleep mode, and 20% in the active mode.