• 한국태양에너지학회:학술대회논문집
• /
• 한국태양에너지학회 2008년도 추계학술발표대회 논문집
• /
• pp.90-95
• /
• 2008

An SHGC(Solar Heat Gain Coefficient) is a determinant of total flux of solar radiation coming indoor and a critical factor in evaluating heating and cooling load. U-value represents heat loss while SHGC denominates heat gain. Recently, windows with high solar gain, mid solar gain or low solar gain are being produced with the development of Low-E coating technology. This study evaluated changes in energy consumption for heating and cooling according to changes in SHGC when using double-layered Low-E glass and triple layered Low-E glass in relation to double layered clear glass as base glass. An Office was chosen for the evaluation. For deriving optical properties of each window, WINDOW 5 by LBNL, an U.S. based company. and the results were analyzed to evaluate performance of heat and cooling energy on anannual basis using ESP-r, an energy interpretation program. Compared to the energy consumption of the double layered clear glass, the double layered Low-E glass with high solar gain consumed $69.5kWh/m^2,yr$, 9% more than the double layered clear glass in cooling energy. The one with mid solar gain consumed $63.1kWh/m^2,yr$, 1% less than the base glass while the one with low solar gain consumed $57.6kWh/m^2,yr$, 10% less than the base glass. When it comes to tripled layered glass, the ones with high solar showed 2% of increase respectively while the one with mid solar gain and low solar gain resulted 5% and 11% in decrease in energy consumption due to low acquisition of solar radiation. With respect to cooling energy. it was found that the lower the SHGC. the less energy consumption becomes.

• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.408-412
• /
• 2018

이 논문에서는 40nm CMOS 공정을 이용하여 제작된 26GHz 가변 이득 증폭기에 대한 연구를 수행하였다. 79GHz를 사용하는 자동차 레이더의 경우 주파수 특성상 회로 전체를 79GHz로 설계 및 매칭 하기 보다는 Down conversion 하여 낮은 주파수대역으로 구동하거나 Up conversion 전에 낮은 주파수 대역을 이용하는 것이 설계 및 구동에 유리하다. 실제적으로 TTD(True Time Delay)를 통해 시간지연을 이용하는 Phased Array System 의 경우에도 현재 기술로는 낮은 주파수로 Down conversion하는 것이 오차를 줄이고 실제적 시간지연을 구현하는데 좋다. 79GHz 주파수의 1/3인 26GHz 주파수 대역에서 동작하는 VGA(Variable Gain Amplifier)에 대하여 설계하였고 1-stage의 cascode amplifier 형태로 구성된 회로에서 VDD : 1V, Bias 0.95V, S11은 < -9.8dB(Mea. High gain mode), S22 <-3.6dB(Mea. High gain mode), Gain : 2.69dB(Mea. High gain mode), P1dB : -15 dBm (Mea. High gain mode) 로 설계되었다. Low gain mode 에서는 S11은 < -3.3dB(Mea. Low gain mode), S22 < -8.6dB(Mea. Low gain mode), Gain : 0dB(Mea. Low gain mode), P1dB : -21 dBm (Mea. Low gain mode)로 설계되었다.

• 한국정보통신학회논문지
• /
• 제25권6호
• /
• pp.853-856
• /
• 2021

In this paper, a low noise amplifier having high gain and low noise by using input and inter stage matching circuits has been designed. A current-reused two-stage common-source topology is adopted, which can obtain high gain and low power consumption. Deterioration of noise characteristics according to the source inductive degeneration matching is compensated by adopting additional matching circuits. Moreover trade-offs among noise, gain, linearity, impedance matching, and power dissipation have been considered. In this design, 0.18-mm CMOS process is employed for the simulation. The simulated results show that the designed low noise amplifier can provide high power gain and low noise characteristics.

• 전기전자학회논문지
• /
• 제14권4호
• /
• pp.257-262
• /
• 2010

본 논문에서는 5.25 GHz에서 넓은 이득 제어범위를 갖는 저전력 가변 이득 프론트-엔드를 설계하였다. 넓은 이득 제어범위를 갖기 위해, 제안된 저잡음 증폭에서는 가변이득 증폭기의 소스에 p-타입 트랜지스터를 연결하였다. 이 방법을 통해 증폭기의 바이어스 전류와 소스 임피던스를 동시에 조절할 수 있었다. 따라서 제안된 저잡음 증폭기는 넓은 이득 제어범위를 갖는다. 믹서에서는 입력 트랜스컨덕턴스단으로 p-타입 트랜지스터를 사용한 폴디드 구조가 제안되었다. 이 구조에서 믹서는 작은 공급 전압에서 각 단에 필요한 만큼의 전류만 흘려주기 때문에 저전력에서도 작동을 할 수 있다. 제안된 프론트-엔드는 최대 33.2 dB의 이득과 17 dB의 넓은 이득 제어범위를 갖는다. 이 때, 잡음지수와 IIP3는 각각 4.8 dB, -8.5 dBm을 갖는다. 이러한 동작을 하는 동안, 제안된 회로는 최대 이득상태에서 7.1 mW, 최소 이득상태에서 2.6 mW의 적은 전력을 소비한다. 시뮬레이션 결과는 TSMC $0.18\;{\mu}m$ CMOS 공정에서 Cadence를 이용하여 얻어졌다.

• 한국정보통신학회논문지
• /
• 제23권8호
• /
• pp.959-965
• /
• 2019

본 논문에서는 CMOS 65-nm 공정을 이용하여 위성 통신 시스템에서 Ka-band를 지원하기 위한 저잡음 증폭기를 설계하였다. 제안된 저잡음 증폭기는 고이득 모드와 저이득 모드로 구성되어있으며, 입력신호의 크기에 따라 이득을 제어하도록 설계하였다. 전력소모를 줄이기 위해 회로 전체의 공급전압을 1 V 이하로 제한하였으며, 인버터 구조의 이득제어 회로에 대해 기술하였다. 제작된 회로의 크기를 줄이기 위해 3D EM 시뮬레이터를 사용하였으며, 패드를 포함하며 $0.33mm^2$의 면적을 갖는다. 제작된 증폭기는 3 dB 대역폭에서 -7 dB의 이득제어 범위를 가지며 반사계수는 고이득 모드에서 -6 dB, 저이득 모드에서 -15 dB 미만으로 측정되었다.

• 전기학회논문지
• /
• 제56권12호
• /
• pp.2257-2261
• /
• 2007

A new CMOS transresistance amplifier for low-voltage analog integrated circuit design applications is presented. The proposed transresistance amplifier circuit based on common-source and negative feedback topology is compared with other recent reported transresistance amplifier. The proposed transresistance amplifier achieves high transresistance gain, gain-bandwidth with the same input/output impedance and the minimum supply voltage $2V_{DSAT}+V_T$. Hspice simulation using 1.8V TSMC $0.18{\mu}m$ CMOS technology was performed and achieved $59dB{\Omega}$ transresistance gain which is above the maximum about $18dB{\Omega}$ compared to transresistance gain of the reported circuit.

• ETRI Journal
• /
• 제29권6호
• /
• pp.785-793
• /
• 2007

In this paper, we present an integrated rail-to-rail fully differential operational transconductance amplifier (OTA) working at low-supply voltages (1.5 V) with reduced power consumption and showing high DC gain. An embedded adaptive biasing circuit makes it possible to obtain low stand-by power dissipation (lower than 0.17 mW in the rail-to-rail version), while the high DC gain (over 78 dB) is ensured by positive feedback. The circuit, fabricated in a standard CMOS integrated technology (AMS 0.35 ${\mu}m$), presents a 37 V/${\mu}s$ slew-rate for a capacitive load of 15 pF. Experimental results and high values of two quality factors, or figures of merit, show the validity of the proposed OTA, when compared with other OTA configurations.

• Journal of electromagnetic engineering and science
• /
• 제17권4호
• /
• pp.202-207
• /
• 2017

This paper presents the performance of a planar, low-profile, and wide-gain-bandwidth leaky-wave slit antenna in different thickness values of high-permittivity gallium arsenide substrates at terahertz frequencies. The proposed antenna designs consisted of a periodic array of $5{\times}5$ metallic square patches and a planar feeding structure. The patch array was printed on the top side of the substrate, and the feeding structure, which is an open-ended leaky-wave slot line, was etched on the bottom side of the substrate. The antenna performed as a Fabry-Perot cavity antenna at high thickness levels ($H=160{\mu}m$ and $H=80{\mu}m$), thus exhibiting high gain but a narrow gain bandwidth. At low thickness levels ($H=40{\mu}m$ and $H=20{\mu}m$), it performed as a metasurface antenna and showed wide-gain-bandwidth characteristics with a low gain value. Aside from the advantage of achieving useful characteristics for different antennas by just changing the substrate thickness, the proposed antenna design exhibited a low profile, easy integration into circuit boards, and excellent low-cost mass production suitability.

• 한국위성정보통신학회논문지
• /
• 제12권2호
• /
• pp.83-88
• /
• 2017

본 논문에서는 저고도각 고이득 특성을 이용한 3 소자 CRPA 배열 안테나 설계를 제안하였다. 제안된 안테나는 급전패치와 방사패치로 구성되어 있으며, 급전패치에 동축케이블을 통해 급전부가 직접 연결되고 방사패치에 전자기적으로 간접급전되어 저고도각 이득 특성이 개선되는 구조를 가진다. 제안된 배열안테나의 성능 측정을 전파무반사실에서 수행하였으며, 전면 방향 이득은 2.8 dBic, 축비 특성은 2.7 dB, $75^{\circ}$의 저고도각 평균 이득이 -1.4 dBic를 나타내어 항재밍 성능을 갖는 CRPA 안테나로 적합함을 확인하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권4호
• /
• pp.318-330
• /
• 2013

This paper presents a high-linearity low-noise small-size programmable gain amplifier (PGA) based on a new low-noise low-distortion differential amplifier and a proposed reconfiguration technique. The proposed differential amplifier combines an inverter-based differential pair with an adaptive biasing circuit to reduce noise and distortion. The reconfiguration technique saves the chip size by half by utilizing the same differential pair for the input transconductance and load-stage, interchangeably. Fabricated in $0.18-{\mu}m$ CMOS, the proposed PGA shows a dB-linear control range of 21dB in 16 steps from -11 dB to 10 dB with a gain error of less than ${\pm}0.33$ dB, an IIP3 of 7.4~14.5 dBm, a P1dB of -7~1.2 dBm, a noise figure of 13dB, and a 3-dB bandwidth of 270MHz at the maximum gain, respectively. The PGA occupies a chip area of $0.04mm^2$ and consumes only 1.3 mA from the 1.8 V supply.