• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.205-208
• /
• 2001

According to the IMT-2000 specification of 3GPP(3rd Generation Partnership Project) and 3GPP2, Turbo codes is selected as a FEC(forward error correction) code for even higher reliable data communication. In 3GPP complied IMT-2000 system, channel coding under consideration is the selective use of convolutional coding and Turbo codes of 1/3 code rate with 4 constraint length. Suggesting a new path metric normalization method, we achieved a low complexity and high performance SOVA decoder for Turbo Codes, Further more, we analyze the decoding performance with respect to update depth and find out the optimal value of it by using computer simulation. Based on the simulation result, we designed a SOVA decoder using VHDL and implemented it into the Altera EPF10K100GC503FPGA.

• ETRI Journal
• /
• 제36권4호
• /
• pp.682-685
• /
• 2014

In this letter, we propose an efficient near-optimal detection scheme (that makes use of a generalized sphere decoder (GSD)) for blind multi-user multiple-input multiple-output (MU-MIMO) systems. In practical MU-MIMO systems, a receiver suffers from interference because the precoding matrix, the result of the precoding technique used, is quantized with limited feedback and is thus imperfect. The proposed scheme can achieve near-optimal performance with low complexity by using a GSD to detect several additional interference signals. In addition, the proposed scheme is suitable for use in blind systems.

• 한국통신학회논문지
• /
• 제29권3A호
• /
• pp.337-346
• /
• 2004

천공 부호를 지원하는 비터비 복호기는 하드웨어 복잡도를 유지하는 선에서 부호율을 효율적으로 높일 수 있지만 충분한 BER 성능을 얻기 위해 복호 지연 시간이 길어지고 생존자 메모리의 크기가 늘어나는 단점이 있다. 본 논문은 비터비 복호기의 메모리 소요량을 줄이는 파이프라인화 된 순방향 추적기를 포함하는 생존자 경로 계산기를 제안한다. 제안된 생존자 경로 계산기는 역추적에 필요한 초기 복호 지연을 없애고, 경로 계산을 위한 순방향 추적 과정을 가속함으로써 생존자 메모리의 사용량을 감소시킨다. 실험 결과, 제안된 비터비 복호기의 생존자 계산기는 기존의 혼성 생존자 경로 계산기에 비해 약 16％ 면적이 감소함을 확인하였다.

• 전자공학회논문지
• /
• 제53권12호
• /
• pp.42-49
• /
• 2016

논문은 저면적 비트-직렬 두 최소값 생성기를 제안한다. Min-sum 복호 알고리즘을 적용한 LDPC 복호기에서 두 최소값 생성기가 가장 큰 하드웨어 복잡도를 가지기 때문에, 두 최소값 생성기의 저면적 구현이 매우 중요하다. 하드웨어 면적을 줄이기 위해 비트-직렬 방식의 LDPC 복호기가 제안되었다. 하지만 기존의 비트-직렬 방식의 생성기는 하나의 최소값만 찾을 수 있어 BER 성능이 감소되었다. 제안하는 생성기는 두 최소값을 모두 찾을 수 있어 BER 성능열화를 극복하고 저면적의 LDPC 복호기 구현이 가능하다. 또한 기존의 두 최소값 생성기들과 비교하여 면적-시간 복잡도에서 가장 좋은 성능을 보인다.

• 방송공학회논문지
• /
• 제16권4호
• /
• pp.635-646
• /
• 2011

분산 비디오 압축 기술은 부호화기의 복잡한 과정을 복호화기로 이동시킴으로써 저복잡도 부호화기를 가능하게 한다. 하지만 WZ 복호화기는 움직임 예측/보상 과정뿐만 아니라 채널 복호 과정까지 수행하기 때문에 복호화 과정의 높은 복잡도가 문제점으로 지적되고 있다. LDPC 부호의 복호화는 상당히 반복적인 과정으로 수행되기 때문에 그 수행 횟수만큼 복잡도가 늘어나는데, 실제로 이러한 반복적인 복호 과정은 전체 WZ 복호화 복잡도의 60% 이상을 차지하고 있기 때문에 복잡도 절감의 주요 대상이다. 따라서 이러한 복잡도 절감을 위해 과거에 HDA(Hard Decision Aided) 방법을 적용하는 방법이 제안되었다. HDA 방법은 해당 패리티에 대한 복호 과정의 복잡도를 상당량 줄여주지만, 채널 복호가 성공하기에 부족한 패리티량에 대해서도 여전히 복호 과정을 수행하는 문제점을 가지고 있다. 따라서 이러한 소모적인 과정을 줄임으로써 추가적인 복잡도 절감 효과를 얻을 수 있다. 이에 본 논문에서는 비트 플레인 간의 상관도와 시간적 상관도에 기반하여 최소 연산으로 패리티 요구량을 예측하는 방법을 제안한다. 제안 방법과 HDA 방법을 함께 적용할 경우 채널 복호 과정에서는 평균 72% 정도의 고속 복호가 가능하며, 저하되는 율 왜곡 성능은 -0.0275 dB (BDPSNR) 정도로상당히 낮다.

• Journal of Electrical Engineering and Technology
• /
• 제12권3호
• /
• pp.1262-1270
• /
• 2017

Among various decoding algorithms of low-density parity-check (LDPC) codes, the min-sum (MS) algorithm and its modified algorithms are widely adopted because of their computational simplicity compared to the sum-product (SP) algorithm with slight loss of decoding performance. In the MS algorithm, the magnitude of the output message from a check node (CN) processing unit is decided by either the smallest or the next smallest input message which are denoted as min1 and min2, respectively. It has been shown that multiplying a scaling factor to the output of CN message will improve the decoding performance. Further, Zhong et al. have shown that multiplying different scaling factors (called a 2-dimensional scaling) to min1 and min2 much increases the performance of the LDPC decoder. In this paper, the simplified 2-dimensional scaled (S2DS) MS algorithm is proposed. In the proposed algorithm, we figure out a pair of the most efficient scaling factors which multiplications can be replaced with combinations of addition and shift operations. Furthermore, one scaling operation is approximated by the difference between min1 and min2. The simulation results show that S2DS achieves the error correcting performance which is close to or outperforms the SP algorithm regardless of coding rates, and its computational complexity is the lowest comparing to modified versions of MS algorithms.

• 대한전자공학회논문지SD
• /
• 제40권6호
• /
• pp.459-468
• /
• 2003

본 논문에서는 차수 연산이 필요 없는 새로운 DCME 알고리즘 (Degree Computationless Modified Euclid´s Algorithm)을 사용한 저비용 고속 RS (Reed-Solomon) 복호기를 제안한다. 제안하는 구조는 차수 연산 및 비교 회로가 필요 없어 기존 수정 유클리드 구조들에 비해 매우 낮은 하드웨어 복잡도를 갖는다. 시스톨릭 에레이 (systolic array)를 이용한 제안하는 구조는 키 방정식 (key equation) 연산을 위해서 초기 지연 없이 2t 클록 사이클만을 필요로 한다. 또한, 3t＋2개의 기본 셀 (basic cell)을 사용하는 DCME 구조는 오직 하나의 PE (processing element)를 사용하므로 규칙성 (regularity) 및 비례성(scalability)을 갖는다. 0.25㎛ Faraday 라이브러리를 사용하여 논리합성을 수행한 RS 복호기는 200㎒의 동작 주파수 및 1.6Gbps의 데이터 처리 속도를 갖는다. (255, 239, 8) RS 코드 복호를 수행하는 DCME 구조와 전체 RS 복호기의 게이트 수는 각각 21,760개와 42,213개이다. 제안하는 RS 복호기는 기존 RS 복호기들에 비해 23%의 게이트 수 절감 및 전체 지연 시간의 10%가 향상되었다.

• 한국정보통신학회논문지
• /
• 제12권6호
• /
• pp.1056-1063
• /
• 2008

부호화율과 구속장을 선택적으로 지정할 수 있는 다중 표준용 파라미터화된 비터비 복호기의 효율적인 설계에 대해 기술한다. 설계된 비터비 복호기는 부호화율 1/2과 1/3, 구속장 7과 9를 지원하여 4가지 모드로 동작하도록 파라미터화된 구조로 설계되었으며, 각 동작모드에서 공통으로 사용되는 블록들의 공유가 극대화되는 회로구조를 적용하여 면적과 전력소모가 최소화되도록 하였다. 또한, one-point 역추적 알고리듬에 최적화된 ACCS (Accumulate-Subtract) 회로를 적용하였으며, 이를 통해 완전 병렬구조에 비해 ACCS 회로의 면적을 약 35% 감소시켰다. 설계된 비터비 복호기 코어는 0.35-um CMOS 셀 라이브러리로 합성하여 79,818 게이트와 25,600비트의 메모리로 구현되었으며, 70 MHz 클록으로 동작하여 105 Mbps의 성능을 갖는다. 설계된 비터비 복호기의 BER (Bit Error Rate) 성능에 대한 시뮬레이션 결과, 부호화율 1/3과 구속장 7로 동작하는 경우에 3.6 dB의 $E_b/N_o$에서 $10^{-4}$의 비트 오류율을 나타냈다.

• Journal of Communications and Networks
• /
• 제18권2호
• /
• pp.210-217
• /
• 2016

In this paper, we propose a low complexity multiple-input multiple-output (MIMO) detection algorithm with adaptive interference mitigation in downlink multiuser MIMO (DL MU-MIMO) systems with quantization error of the channel state information (CSI) feedback. In DL MU-MIMO systems using the imperfect precoding matrix caused by quantization error of the CSI feedback, the station receives the desired signal as well as the residual interference signal. Therefore, a complexMIMO detection algorithm with interference mitigation is required for mitigating the residual interference. To reduce the computational complexity, we propose a MIMO detection algorithm with adaptive interference mitigation. The proposed algorithm adaptively mitigates the residual interference by using the maximum likelihood detection (MLD) error criterion (MEC). We derive a theoretical MEC by using the MLD error condition and a practical MEC by approximating the theoretical MEC. In conclusion, the proposed algorithm adaptively performs interference mitigation when satisfying the practical MEC. Simulation results show that the proposed algorithm reduces the computational complexity and has the same performance, compared to the generalized sphere decoder, which always performs interference mitigation.

• 방송공학회논문지
• /
• 제17권1호
• /
• pp.179-190
• /
• 2012

분산 비디오 압축(DVC, Distributed Video Coding) 기술은 부호화기의 움직임 추정과 같은 복잡한 과정을 복호화기로 이동시킴으로써 경량화 비디오 부호화를 가능하게 하는 새로운 방법으로 주목 받고 있다. 한편, DVC 복호화기에서는 움직임 추정과 보상 과정뿐만 아니라 채널 복호 과정도 수행해야 하기 때문에 복호화기의 복잡도는 크게 증가하게 된다. 이에 복호화기 복잡도의 가장 많은 비중을 차지하는 채널 복호 과정을 고속화하기 위한 다양한 방법이 제안되고 있다. 하지만 다양한 고속화 방법에 의해 채널 복호 과정이 고속화될수록 채널 복호화 이외의 과정들에 대한 복잡도가 부각되는데, 일례로 DVC 복호화기에서 낮은 비율을 차지하던 보조 정보생성 과정의 복잡도가 상대적으로 증가된다. 따라서 본 논문에서는 보조 정보 생성 과정에 적응적 탐색 영역 방법을 적용하여 DVC 복호 과정을 고속화할 수 있는 알고리즘을 제안한다. 제안된 적응적 탐색 영역을 이용하는 방법을 적용할 경우 고정된 탐색 영역을 적용한 종래의 방법에 비해 평균적으로 보조 정보 생성 시간의 63% 정도가 절감 가능하며, 저하되는 율 왜곡 성능은 약 0.17%(BDBR) 정도로 상당히 낮다.