• 한국전자파학회논문지
• /
• 제20권10호
• /
• pp.1050-1060
• /
• 2009

본 논문에서는 능동 위상 배열 안테나를 가지는 SAR(Synthetic Aperture Radar)용 X-대역 T/R(Transmit/Receive) 모듈을 설계, 제작하였다. T/R 모듈은 X-대역에서 800 MHz 이상 대역폭을 가지며 이중 편파 운용이 가능하다. 송신 출력 7 W 이상에 잡음지수 3.9 dB 이하를 가진다. 위상과 이득은 6비트 위상변위기와 6비트 디지털 감쇠기에 의해 각각 제어된다. 게다가 제작된 T/R 모듈은 방향성 결합기와 전력분배기로 연결되는 성능 점검/보정 포트를 가진다. LTCC 다층 기판을 사용하여 고직접화 T/R 모듈이 가능하게 하였다. 모든 동작 주파수 대역에서 수신시 RMS 이득 오차는 최대 0.8 dB 이하이고, 송/수신시 RMS 위상 오차는 최대 $4^{\circ}$ 이하로 측정되었고, 또한 시험 결과 T/R 모듈은 요구되는 전기적인 성능을 만족하였다. 이 구조는 능동 위상 배열 SAR용 안테나에 적용될 수 있음을 확인하였다.

• 한국전자파학회논문지
• /
• 제24권5호
• /
• pp.484-491
• /
• 2013

본 논문에서는 L 급전 및 slot 급전을 동시에 적용하는 설계 기법 및 안테나를 소형화하기 위한 fence를 설치하여 광대역(824~2,500 MHz)이면서 소형인 패치 안테나($100(W){\times}120(L){\times}39(D)\;mm$)를 구현하였다. 패치의 크기는 저주파수(824 MHz)를 기준으로 일반적인 $1/2\;{\lambda}$(dipole) 설계 기준보다 약 30 % 이상을 줄였으며($1/3\;{\lambda}$), 전체 대역폭 기준으로 약 100 %를 구현하였다. L 구조의 급전 방식은 저주파에서는 EM coupling 급전을 위한 방식으로 사용되었고, 고주파에서는 slot을 통해 전력을 공급해 주는 하나의 급전 선로의 역할을 하도록 하였다. 제안된 안테나는 광대역으로 설계 제작된 것뿐만 아니라, 전대역에서 배열화가 가능할 수 있을 만큼의 크기로 구현되어 초광대역의 패치 배열화 안테나를 개발하기 위한 기초를 마련하였다. 제작된 안테나는 전대역에서 정재파비 1:2.0 이하를 만족하며, 측정 이득 패턴이 계산된 것과 유사하였으며, 접지면 위쪽 방향으로는 등방성에 가깝게 나타났다. 최대 이득은 1,870 MHz에서 8.9 dBi이다. 설계된 안테나의 시뮬레이션 결과와 실제 제작된 샘플의 결과가 유사함을 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제9권4호
• /
• pp.369-380
• /
• 2003

무선 통신 환경의 발달은 유무선 통합 환경에서의 실시간 협동 작업을 지원하는 그룹웨어에 대한 요구를 증가시키고 있다. 그런데, 유무선 통합 환경에서 협동작업을 하기 위해서는 현격한 네트워크 대역폭의 차이에서 발생하는 데이타 전송 지연 시간의 차이를 극복하는 뷰 동기화 기법이 중요하다. 본 논문에서는 완화된 WYSIWIS를 활용하여, 사용자의 관심 영역에 기반한 뷰 동기화 기법을 제안한다. 무선 사용자는 단말기의 작은 화면 때문에 공유 작업 영역 중 일부분만을 보게 되므로 이 관심 영역에서 발생되는 이벤트를 우선적으로 전송함으로써 관심 영역 내에서의 뷰 동기화를 가능하게 한다. 본 논문에서는 ns-2클 사용한 시뮬레이션을 동하여 제안하는 기법의 성능을 평가하였으며, 사용자 관심 영역 내에서 무선 사용자들이 유선 사용자들과 실시간 협동 작업을 할 수 있을 만큼 낮은 메시지 전송 지연 시간을 유지하는 것을 보였다. 또한, 다양한 실시간 그룹웨어 시스템 개발에 활용될 수 있도록 제안된 뷰 동기화 기법을 기존의 그룹웨어 개발 환경으로 사용되는 Habanero를 활용하여 프레임워크의 형태로 구현하였다. 사용자를 위한 클라이언트로 간단한 텍스트 에디터를 구현하였다.

• 한국위성정보통신학회논문지
• /
• 제2권2호
• /
• pp.22-28
• /
• 2007

일반적으로 대역확산기술은 원하는 전송신호에서 요구되는 최소 나이퀴스트 대역과 관련하여 신호 대역의 인위적인 확산하는 것으로 인식된다. 대역확산은 재밍, 간섭 등의 탄력성, 신호전력의 감소 등 여러목적으로 사용된다. 본 논문에서는 대역확산은 작은 안테나, 송신 EIRP 증가없이 수신신호의 에너지를 증가시키고 링크버짓의 제한을 만족시키기 위함이다. 실제로 많은 이동환경 시나리오에서 DVB-S2 표준의 낮은 대역폭당 전송효율 형태의 전송형태에도 링크버짓을 만족시키지 못할 수 있다. 대역확산기술은 송신단의 전력제한환경하에 기존의 DVB-S2의 새로운 전송형태의 추가없이 시스템성능을 만족시킬수 있는 기법이다. 이러한 목표를 위해 대역확산기술의 설계는 스펙트럼 형상, 물리계층 성능, 링크버짓, 하드웨어 재사용, 강인성, 복잡도, 존재하는 사용 모듈과의 호환성등이 고려된다. 제한된 기법의 구현은 현재 DVB-S2 를 완전히 만족시키는 것이 가능해진다.

• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3235-3245
• /
• 1996

이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

• 전자공학회논문지
• /
• 제51권10호
• /
• pp.57-63
• /
• 2014

본 논문은 전력소모와 면적을 줄인 지연된 피드-포워드 경로를 갖는 3차 SDM 구조를 제안하였다. 제안한 SDM은 기존의 적분기 2개로 구현된 3차 SDM(Sigma-Delta Modulator) 구조를 개선하였다. 제안된 구조에서는 기존 구조의 둘째 단에 지연된 피드-포워드 경로를 삽입함으로써 첫째 단의 계수 값을 2배로 증가시킬 수 있어 기존구조에 비하여 첫째 단 적분기 커패시터($C_I$)를 1/2로 감소시킬 수 있다. 그러므로 첫째 단 적분기의 부하 커패시턴스가 1/2로 작아지기 때문에 첫째 단 연산증폭기의 출력전류는 51%, 첫째 단의 커패시터 면적은 48% 감소되어 제안한 구조는 전력과 면적을 최적화 할 수 있다. 본 논문에서 제안한 구조를 이용하여 설계된 3차 SC SDM은 $0.18{\mu}m$ CMOS 공정에서 공급전압 1.8V, 입력신호 1Vpp/1KHz, 신호대역폭 24KHz, 샘플링 주파수 2.8224MHz 조건으로 시뮬레이션 하였다. 그 결과 SNR(Signal to Noise Ratio) 88.9dB, ENOB(Effective Number of Bits) 14비트이고 SDM의 전체 전력소모는 $180{\mu}W$이다.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.673-684
• /
• 2003

디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 degenerated 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 degeneration 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R ladder 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 degeneration 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 degeneration 저항에서의 dc 전압 강하를 제거한 새로운 가변 degeneration 저항을 제안하였다. 제안된 이득조절 방법을 사용하여, 저전압에서 동작하는 고속의 CMOS VGA를 설계하였다. 0.2㎛ CMOS 공정변수를 사용하여 HSPICE 모의실험을 한 결과, 설계된 VGA는 360MHz의 대역폭과 80dB의 이득조절 범위를 갖는다. 이득오차는 200MHz에서 0.4dB보다 작으며 300MHz에서는 1.4dB보다 작다. 설계된 회로는 2.5V의 전원전압에서 10.8mA의 전류를 소모하며, 칩 면적은 1190㎛×360㎛이다.

• 한국전자파학회논문지
• /
• 제14권7호
• /
• pp.750-755
• /
• 2003

본 논문에서는 새로운 형태의 3-라인 발룬을 제안하였다. 먼저 3-라인 발룬의 등가회로를 제시하였고, 이등가회로의 각 포트에서의 전압과 전류의 관계를 이용하여 임피던스 행렬,［Z］를 구하고 이를［S］파라미터로 변환하여 제시하였다.［S］파라미터를 이용하여, 제시한 등가회로가 발룬으로 동작할 수 있도록 하는 설계식을 도출하였다 본 논문에서 제안한 등가회로와 설계식의 타당성 및 유용성을 검증하고자 2.4 GHz ISM 대역에서 동작하는 MLC(Multi-layer Ceramic) 칩 발룬을 설계하였고, LTCC(Low Temperature Co-fired Ceramic) 기술을 이용하여 제작하였다. 새로운 3-라인 발룬의 등가회로와 LTCC 기술을 이용한 다층구조를 동시에 적용함으로써 2012사이즈의 초소형 발룬을 구현할 수 있었다. 제작된 발룬의 측정 결과는 3차원 전자장 시뮬레이션 결과 와 매우 유사하였고, 넓은 대역에서 매우 우수한 위상 및 진폭 평형 특성을 보였다. 본 논문에서 제안한 3 라인 발룬은 본 논문에서 보인 것처럼 LTCC 기술을 이용하여 매우 쉽게 구현이 가능할 뿐만 아니라 인쇄회로기판 상의 마이크로 스트립라인 등을 이용하여도 구현이 가능하며 작은 사이즈의 우수한 특성을 가진 발룬이 요구되는 무선랜이나 블루투스 등의 무선 통신 시스템 등에 매우 유용하게 적용될 수 있다.

• 대한전자공학회논문지TC
• /
• 제44권10호
• /
• pp.185-190
• /
• 2007

무선 단말기용 전력증폭기의 모델링을 위한 최소 샘플링 주파수에 대해 실험 및 시뮬레이션을 통해 연구하였다. 비선형 소자의 모델링은 소자의 비선형성 해석 및 디지털 전치왜곡기 등의 응용분야에서 활용되나, 소자 모델링용 샘플링 주파수에 대한 그동안의 연구 결과에 의하면 최소한 입력신호의 Nyquist 조건이 만족될 경우 주어진 비선형 소자의 모델링이 가능하다고 보고되어 왔다. 하지만 광대역 신호용 소자 모델링의 경우 A/D 변환기 주파수 성능이 충분하지 못하거나 구현이 매우 난해하며, 높은 샘플링 주파수로 인한 전력소모가 무선단말에 적용하기에는 무시하지 못할 수준이다. 따라서 본 연구에서는 단말기용 메모리리스 전력증폭기의 선형화 기술에 사용되기 위한 샘플링 주파수에 있어, 입력 신호의 Nyquist 조건 이하로 샘플링하여 전력증폭기의 모델링에 성공적으로 적용할 수 있는 방법에 대해 제안한다. 이 경우 전체 시스템의 광대역 주파수 응답이 보장되어야하며 이를 위해 광대역 샘플러 및 시간 영역에서의 비선형 모델링이 제안되었다. 시뮬레이션 결과 샘플링 주파수 조건에 상관없이 동일한 AMAM, AMPM 비선형성을 해석할 수 있었으며, 880MHz, 23dBm 무선단말용 전력증폭기에 적용하여 측정한 결과 또한 샘플링 조건의 변화에 대해 모델링 결과는 0.8dB 이내의 변화를 보임을 알 수 있었다. 샘플링 시스템은 크기시호 복원을 위한 포락선 검출기, 복소신호 추출을 위한 위상천이기 및 광대역 샘플러 등으로 구성되었으며, QPSK 신호를 인가하여 전력증폭기의 비선형성 검출에 활용하였다. 이 시스템은 단말용 전치왜곡기에 활용하여 단말 출력 성능 개선에 활용 될 수 있다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.