• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.582-586
• /
• 2005

본 논문은 locking 상태에 따라서 루프대역폭이 변화하는 Phase Locked Loop (PLL)의 구조를 제안하였다. 제안한 PLL은 기본적인 PLL 블록과 NOR Gate, Inverter, Capacitor, 그리고 Schmitt trigger로 이루어진 Locking Status Indicator(LSI) 블록으로 구성되었다. LSI는 Loop Fille.(LF)에 공급되는 전류와 저항 값을 locking 상태에 따라 변화시켜서 unlock이 되면 넓은 루프대역폭 가지는 PLL로, lock이 되면 좁은 루프대역폭을 가지는 PLL로 동작하도록 한다. 이러한 구조의 PLL은 짧은 locking 시간과 저 잡음의 특성을 동시에 만족시킬 수 있다. 제안된 PLL은 Hynix CMOS $0.35{\mu}m$ 공정으로 Hspice 시뮬레이션 하였으며 40us의 짧은 locking 시간과 -76.1dBc 크기의 spur를 가진다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.607-608
• /
• 2008

Locking time of the DLL is the important design issue in case of clock gating for low power system. For precise analysis of the locking speed of the DLL, this paper analyzes the locking process of the DLL in time domain. Analysis result shows that the value of the DLL bandwidth over reference frequency should be limited to below 1 ($i.e.w_n/F_{REF}<1$) for the stable operation and relation between bandwidth and lock time is expressed by log function.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.963-966
• /
• 2003

This paper proposes a new locking algorithm of the delay locked loop (DLL) which reduces the lock-acquisition time and eliminates false locking problem to enlarge the operating frequency range. The proposed DLL uses the modified phase frequency detector (MPFD) and the modified charge pump (MCP) to avoid the false locking problem. Adopting a new lock detector that measures delay between elects helps the fast lock-acquisition time greatly. The idea has been confirmed by HSPICE simulations in a 0.35-${\mu}{\textrm}{m}$ CMOS process.

• Journal of information and communication convergence engineering
• /
• 제3권1호
• /
• pp.18-22
• /
• 2005

This paper presents the analog adaptive phase-locked loop (PLL) architecture with a new adaptive bandwidth controller to reduce locking time and minimize jitter in PLL output for wireless communication. It adaptively controls the loop bandwidth according to the locking status. When the phase error is large, the PLL increases the loop bandwidth and reduces locking time. When the phase error is small, the PLL decreases the loop bandwidth and minimizes output jitters. The adaptive bandwidth control is implemented by controlling charge pump current depending on the locking status. A 1.28-GHz CMOS phase-locked loop with adaptive bandwidth control is designed with 0.35 $mu$m CMOS technology. It is simulated by HSPICE and achieves the primary reference sidebands at the output of the VCO are approximately -80dBc.

• 반도체공학회 논문지
• /
• 제2권4호
• /
• pp.29-32
• /
• 2024

본 논문은 discrete Time-of-Flight Light detection and ranging(dToF LiDAR)의 oscillation frequency 를 안정화하기 위한 아날로그 phase-locked loop(PLL)을 제시한다. Time-to-Digital Converter(TDC)의 고해상도와 정확도를 보장하기 위해 PLL 은 TDC 의 oscillation frequency 를 안정화하도록 빠른 locking 시간과 위상잡음을 줄임으로써 설계되었다. TDC 의 목표 시간 분해능은 200 ps 이지만 공정 후 기생 구성요소의 변화를 고려하여 PLL 과 TDC 모두 8.8 GHz 의 주파수에서 작동하도록 설계하였다. 2.4 us 미만의 locking time 은 TDC 의 빠른 안정화에 기여를 하며 전체 시스템의 안정적인 동작을 실현한다. 1 MHz 오프셋에서 위상 잡음이 -82.57 dBc/Hz 이며, 8.8GHz 의 reference spur 는 -46.24 dBc 를 보인다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권3호
• /
• pp.193-196
• /
• 2001

For wide locking range, an analog delay locked loop (DLL) was designed with the selective phase inversion scheme and the variable number of delay elements. The number of delay elements was determined adaptively depending on the clock cycle time. During the analog fine locking stage, a self-initializing 3-state phase detector was used to avoid the initial state problem associated with the conventional 3-state phase detector. With these schemes, the locking range of analog DLL was increased by four times compared to the conventional scheme according to the simulation results.

• 한국정보과학회논문지:데이타베이스
• /
• 제29권6호
• /
• pp.464-476
• /
• 2002

모든 데이타를 주기억장치에 상주시키는 주기억장치 데이타베이스 시스템은 고성능 실시간 트랜잭션 처리에 적합하다. 주기억장치 데이타베이스 시스템에서 트랜잭션이 데이타베이스에 접근하는 시간이 매우 짧기 때문에 동시성 제어를 위해 이단계 로킹 기법을 사용할 경우, 로크 충돌이 일어날 확률이 적은 반면에, 데이타 객체를 접근할 때마다 수행해야 하는 로킹 연산의 부하는 트랜잭션 수행시간에 비해 상대적으로 큰 비중을 차지하게 된다. 본 논문에서는 로킹 연산의 부하를 최소화하면서 트랜잭션의 우선 순위를 반영한 실시간 정적 로킹 기법을 설계하고, 이를 주기억장치 실시간 데이타베이스 시스템인 Mr.RT에서 구현하였다. 또한 이단계 로킹 기법을 기반으로 하는 기존의 실시간 동시성 제어 기법들(2PL-PI, 2PL-HP)과의 성능 비교를 통하여 실시간 정적 로킹 기법이 보다 좋은 성능을 보임을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.275-278
• /
• 1999

In this paper, Dual PFD(Phase Frequency Detector) with improved phase locking time is proposed. The proposed PFD consists of positive and negative edge triggered D flip-flop. In order to confirm the characteristics of proposed PFD, HSPICE simulations are performed using a 0.25${\mu}{\textrm}{m}$ CMOS process. As a result of simulations, the proposed PFD has a characteristic of fast phase locking time with dead zone free.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.691-693
• /
• 2017

본 논문에서는 시간 차 감지기와 LSI(Lock Status Indicator)를 사용하여 빠른 위상고정 시간을 갖는 위상고정루프를 제안하였다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, Hspice 시뮬레이션을 통해 회로의 동작을 검증하였다.다음은 요약문입니다.

• 대한족부족관절학회지
• /
• 제17권1호
• /
• pp.45-51
• /
• 2013

Purpose: The purpose of this study was to compare and analyze the results of midfoot arthrodesis with locking plate fixation and the other instruments. Materials and Methods: Twenty one patients, a total of 22 feet who underwent midfoot arthrodesis at our institution were reviewed retrospectively from January 2006 to December 2011. Locking plates were used in 9 cases, and the other instruments such as K-wires, screws, staples were used in 13 cases. Radiologic union time was evaluated and compared between both groups. Preoperative & postoperative AOFAS midfoot scores were evaluated and compared as clinical results. Results: The average AOFAS score was rising from 69.7 to 89.4 in locking plate group and from 67.6 to 80.7 in the other instrument group. There was no statistically significant difference in two groups (p=0.179). The mean radiologic union time was 10.2 weeks in locking plate group, 12.6 weeks in the other instrument group with no significant difference (p=0.062). One case of peroneal nerve irritation was detected as a complication in locking plate group. One case of peroneal nerve irritation and 1 case of superficial wound infection with skin sloughing were detected in the other instrument group. Conclusion: There was no statistically significant difference for union time and clinical results in both groups. A locking plate can be one of the useful option for midfoot arthrodesis.