• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1998년도 춘계학술대회 논문집
• /
• pp.239-242
• /
• 1998

Ca $F_2$ films have superior gate insulator properties than conventional gate insulator such as $SiO_2$, Si $N_{x}$, $SiO_{x}$, and T $a_2$ $O_{5}$ to the side of lattice mismatch between Si substrate and interface trap charge density( $D_{it}$). Therefore, this material is enable to apply Thin Film Transistor(TFT) gate insulator. Most of gate oxide film have exhibited problems on high trap charge density, interface state in corporation with O-H bond created by mobile hydrogen and oxygen atom. This paper performed Ca $F_2$ property evaluation as MIM, MIS device fabrication. Ca $F_2$ films were deposited at the various substrate temperature using a thermal evaporation. Ca $F_2$ films was grown as polycrystalline film and showed grain size variation as a function of substrate temperature and RTA post-annealing treatment. C-V, I-V results exhibit almost low $D_{it}$(1.8$\times$10$^{11}$ $cm^{-1}$ /le $V^{-1}$ ) and higher $E_{br}$ (>0.87MV/cm) than reported that formerly. Structural analysis indicate that low $D_{it}$ and high $E_{br}$ were caused by low lattice mismatch(6%) and crystal growth direction. Ca $F_2$ as a gate insulator of TFT are presented in this paper paperaper

• 한국전기전자재료학회논문지
• /
• 제22권2호
• /
• pp.101-106
• /
• 2009

In this paper, Thin films of $HfO_2$/Hf were deposited on p-type wafer by Atomic Layer Deposition (ALD). We studied the electrical and material characteristics of $HfO_2$/Hf/Si MOS capacitor depending on thickness of Hf metal layer. $HfO_2$ films were deposited using TEMAH and $O_3$ at $350^{\circ}C$. Samples were then annealed using furnace heating to $500^{\circ}C$. Round-type MOS capacitors have been fabricated on Si substrates with $2000\;{\AA}$-thick Pt top electrodes. The composition rate of the dielectric material was analyzed using TEM (Transmission Electron Microscopy), XRD (X-ray Diffraction) and XPS (X-ray Photoelectron Spectroscopy). Also the capacitance-voltage (C-V), conductance-voltage (G-V), and current-voltage (I-V) characteristics were measured. We calculated the density of oxide trap charges and interface trap charges in our MOS device. At the interface between $HfO_2$ and Si, both Hf-Si and Hf-Si-O bonds were observed, instead of Si-O bond. The sandwiched Hf metal layer suppressed the growing of $SiO_x$ layer so that $HfSi_xO_y$ layer was achieved. And finally, the generation of both oxide trap charge and interface trap charge in $HfO_2$ film was reduced effectively by using Hf metal layer.

• Journal of Electrical Engineering and Technology
• /
• 제10권2호
• /
• pp.647-652
• /
• 2015

A fully coupled finite element analysis (FEA) technique was developed for analyzing the discharge phenomena and dielectric liquid flow while considering surface charge density effects in dielectric flow guidance. In addition, the simulated speed of surface charge propagation was compared and verified with the experimental results shown in the literature. Recently, electrohydrodynamics (EHD) techniques have been widely applied to enhance the cooling performance of electromagnetic systems by utilizing gaseous or liquid media. The main advantage of EHD techniques is the non-contact and low-noise nature of smart control using an electric field. In some cases, flow can be achieved using only a main electric field source. The driving sources in EHD flow are ionization in the breakdown region and ionic dissociation in the sub-breakdown region. Dielectric guidance can be used to enhance the speed of discharge propagation and fluidic flow along the direction of the electric field. To analyze this EHD phenomenon, in this study, the fully coupled FEA was composed of Poisson's equation for an electric field, charge continuity equations in the form of the Nernst-Planck equation for ions, and the Navier-Stokes equation for an incompressible fluidic flow. To develop a generalized numerical technique for various EHD phenomena that considers fluidic flow effects including dielectric flow guidance, we examined the surface charge accumulation on a dielectric surface and ionization, dissociation, and recombination effects.

• 한국정보통신학회논문지
• /
• 제16권2호
• /
• pp.319-324
• /
• 2012

본 논문에서는 개선된 charge pump 회로를 이용하여 구성한 2-dimensional 터치스크린 패널 드라이버를 소개한다. 개선된 전정 센싱 회로는 charge pump 회로의 중간노드 전하 축적을 제거하여 출력 전압 표류 현상을 효과적으로 없앤다. 터치 패널 드라이버는 터치를 감지하는 아날로그 센싱 부분과 감지된 신호를 처리하는 디지털 신호 처리 부분으로 이루어진다. 제안된 터치스크린 드라이버의 동작을 확인하기 위하여 혼성 모드로 회로를 구성하고 Cadence Spectre를 이용하여 그 동작을 검증하였다. 디지털 회로 부분은 Verilog-A로 모델링하여 아날로그 회로와 인터페이스가 가능하게 하여 전체 회로 동작을 검증함으로써 혼성모드 회로 동작의 신뢰성을 확보하였고 시뮬레이션 시간을 단축할 수 있었다. 시뮬레이션 결과 개선된 전정 센싱 회로를 이용한 제안된 구조의 터치 패널 드라이버의 안정적인 동작을 확인하였다.

• 한국전자통신학회논문지
• /
• 제14권3호
• /
• pp.529-536
• /
• 2019

스마트 센서 시스템에 압전 에너지 하베스터를 적용하기 위해서는 AC-DC 정류기를 비롯한 에너지 하베스트 인터페이스 회로가 필수적이다. 본 논문에서는 기본적인 회로인 Full Bridge Rectifier(: FBR) 회로와 동기식 압전 에너지 하베스트 인터페이스 회로의 성능을 보드레벨 시뮬레이션으로 비교하였다. 그 결과, 동기식 압전 에너지 하베스트 인터페이스 회로 중 하나인 Synchronous Electric Charge Extraction(: SECE) 회로가 FBR에 비해 출력 전력이 약 4 배 이상 더 컸고, 부하 변동에도 변화가 거의 없었다. 그리고, 출력 전압이 40V 이상인 압전 에너지 하베스터용 SECE 회로에 필수적인 고전압 비교기를 0.35 um BCD 공정으로 설계하였다. 설계한 고전압 비교기를 적용한 SECE 회로는 출력 전력이 FBR 회로 보다 427 % 향상됨을 검증하였다.

• Journal of Photoscience
• /
• 제1권1호
• /
• pp.53-59
• /
• 1994

Molecular orientation and polarity of solubilization site of dipolar azobenzenes solubilized in micellar solutions are discussed. The polarity of solubilization was estimated by using Taft $\pi$$^*$ scale with linear solvation energy relationship, $\Delta$E=$\Delta$E$_0$ + S($\pi$$^*$ + d$\delta$)+a$\alpha$ + b$\beta$. Hydrogen bonding effects were taken into account for the estimation of micropolarity. The polarity that azobenzenes experienced in the miceliar solutions was close to water which represented that the azobenzenes were mostly solubilized at the interface. For the orientations of azobenzenes were concerned, the nitro group of NPNOH faced the interface and the hydroxy group of NPNO$^-$ located at the interfacial area.

• 대한전자공학회논문지
• /
• 제26권10호
• /
• pp.1528-1534
• /
• 1989

Photoeffects at the p-GaP semiconductor/CsNO3 electrolyte interface were investigated in terms of their current-voltage characteristics. The photoeffects at the semiconductor-electrolyte interfaces and their photocurrent variations are verified using Ar ion laser and continuous cyclic voltammetric methods. The mechanism of charge transfer at the photogeneration in the depletion layer rather than the photodecomposition of the p-GaP semiconductor electrode surface and/or the water photoelectrolysis. The adsorption of Cs+ ions at the interface is physical adsorption.

• 전기의세계
• /
• 제29권2호
• /
• pp.111-117
• /
• 1980

Contacts formed by vacuum evaporation of As-Te-Si-Ge chalcogenide glass onto Al metal (99.9999%) are studied by measuring paralle capacitance C(V), Cp(w), resistance R(V), Rp(w), and I-V characteristics. The fact that contact metal alloying produced high-resistance region is confirmed from the measurements of parallel capacitance and resistance. From the I-V characteristics in the pre-switcing region, it is found that electronic conduction and sitching occurs in the vicinity of metal-amorphous semiconductor interface. From the experimental obsevations, it is concuded that the current flow in the thin film is space-charge limited current (SCLC) due to the tunneling of electrons through the energy barriers.

• 접착 및 계면
• /
• 제21권3호
• /
• pp.86-92
• /
• 2020

본 연구에서 소스/드레인 전극이 위치하는 기판의 접촉영역과 두 전극사이 채널영역의 표면 에너지를 선택적으로 다르게 제어하여 고분자 트랜지스터의 소자성능과 전하주입 특성에 미치는 영향을 확인하였다. 채널영역의 표면에너지를 낮게 유지하면서 접촉영역의 표면에너지를 높였을 때 고분자 트랜지스터의 전하이동도는 0.063 ㎠/V·s, 접촉저항은 132.2 kΩ·cm, 그리고 문턱전압이하 스윙은 0.6 V/dec로 나타났으며, 이는 원래 소자에 비해 각각 2배와 30배 이상 개선된 결과이다. 채널길이에 따른 계면 트랩밀도를 분석한 결과, 접촉영역에서 선택적 표면처리에 의해 고분자반도체 분자의 공액중첩 방향과 전하주입 방향이 일치되면서 전하트랩 밀도가 감소한 것이 성능향상의 주요한 원인으로 확인되었다. 본 연구에서 적용한 전극과 고분자 반도체의 접촉영역에 선택적 표면처리 방법은 기존의 계면저항을 낮추는 다양한 공정과 함께 활용됨으로써 트랜지스터 성능향상을 최대화할 수 있는 가능성을 가진다.

• 대한전자공학회논문지
• /
• 제22권4호
• /
• pp.92-100
• /
• 1985

P형 Si기판에 N에피층을 성장시키고 Si-AR막 계면에서 고정양전하밀도(Qss)를 높임으로써 전지의 에미터 표면영역을 N'전하축적층으로 나타낸 새로운 형태의 N'N/P HLE 태':1전지 를 제 작하였다. 제작된 전지의 종류로는 AR막으로 SiOr층을 이용한 OCI전지와 Si,N,/sioxynitride층을 이응한 NCI전지로 구분하였다. 전지의 AR막내 Qss분포는 커패시턴스-전압 측정을 통해 조사하였으며 이로부터 NCI전 al (Qss=1.79~ 1.84$\times$1011cm-2) 가 OCI전 지 (Qss=3.03~ 4.40$\times$1011cm-1) 에 비 해 로면 전 하축 적 층 이 효과적 으로 나타남을 알 수 있었다. JCR할로겐 램프로 100mW/cm2의 인공조명을 만들어 효율특성을 분석한 결과 유효수광면적에 대한 평균(최대)변환효율이 OCI전지에서 15.18(15.46)%, NCI전지에서 16.31(17.07%)로 나타났다.