• 제목/요약/키워드: interconnect test

검색결과 83건 처리시간 0.026초

무연솔더(SnAgCu)와 유연솔더(SnPb)의 피로 수명 비교 연구 (A Comparative Study of the Fatigue Behavior of SnAgCu and SnPb Solder Joints)

  • 김일호;박태상;이순복
    • 대한기계학회논문집A
    • /
    • 제28권12호
    • /
    • pp.1856-1863
    • /
    • 2004
  • In the last 50 years, lead-contained solder materials have been the most popular interconnect materials used in the electronics industry. Recently, lead-free solders are about to replace lead-contained solders for preventing environmental pollutions. However, the reliability of lead-free solders is not yet satisfactory. Several researchers reported that lead-contained solders have a good fatigue property. The others published that the lead-free solders have a longer thermal fatigue life. In this paper, the reason for the contradictory results published on the estimation of fatigue life of lead-free solder is investigated. In the present study, fatigue behavior of 63Sn37Pb, and two types of lead-free solder joints were compared using pseudo-power cycling testing method, which provides more realistic load cycling than chamber cycling method does. Pseudo-power cycling test was performed in various temperature ranges to evaluating the shear strain effect. A nonlinear finite element model was used to simulate the thermally induced visco-plastic deformation of solder ball joint in BGA packages. It was found that lead-free solder joints have a good fatigue property in the small temperature range condition. That condition induce small strain amplitude. However in the large temperature range condition, lead-contained solder joints have a longer fatigue life.

무전해도금 구리배선재료의 열적 및 접착 특성 (Thermal and Adhesive Properties of Cu Interconnect Deposited by Electroless Plating)

  • 김정식;허은광
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2001년도 The IMAPS-Korea Workshop 2001 Emerging Technology on packaging
    • /
    • pp.100-103
    • /
    • 2001
  • 본 연구에서는 무전해도금으로 증착된 구리박막의 열적 및 접착특성에 관하여 고찰하였다. Si 기판에 MOCVD 방법으로 TaN 확산방지막을 증착한 후, 무전해 도금으로 구리박막을 증착하여 Cu/TaN/Si 다층구조를 제조공정하였다. 그리고, Ar 분위기에서 열처리시켰으며, 열처리온도에 따른 비저항 변화를 고찰함으로서 Cu/TaN/Si 계의 열적 특성을 분석하였다. 무전해도금 구리박막의 접착특성은 스크래치 테스트에 의해 평가하였으며, 열적 증착방법과 스퍼터 방법으로 증착된 구리 박막과 비교하였다. 스크래치 테스트 결과, 무전해도금 구리 박막의 접착력이 열적 증착과 스퍼터 방법으로 증착된 구리 박막보다 더 우수하였다.

  • PDF

초고압 직류가공 송전선로에서의 전계 및 이온류 특성분석 (Analysis of Electric field and Ion Characteristics on HVDC Overhead Transmission Line)

  • 임재섭;신구용;이동일;주문노;양광호
    • 전기학회논문지
    • /
    • 제59권9호
    • /
    • pp.1638-1643
    • /
    • 2010
  • HVDC is better economic method than HVAC in case of long distance transmission and it is possible to interconnect transmission lines regardless of difference of power frequency. The electrical environment problems of HVDC overhead transmission line are electric field, charged voltage, ion current and so on. For biopolar HVDC lines, most of the ions are directed toward the opposite polarity conductor, but a significant fraction is also directed toward the ground. These problems are major factor to design configuration of HVDC overhead transmission line. Therefore, It is necessary to test an environmental characteristics of HVDC overhead transmission line. In this paper, to assess the ion characteristic of HVDC transmission line, continuous measurements have been done on the biopolar single circuit line with ACSR 480mm2-6 bundle conductors of Gochang HVDC Test line. And then the ion characteristics were analyzed.

1kW 이하의 평판형 SOFC 스택제작 및 성능평가 (Fabrication and Performance Test in Stacks of Planar Solid Oxide Fuel Cell under 1kW)

  • 조남웅;황순철;한상무;김영우;김승구;전재호;김도형;전중환
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2007년도 춘계학술대회
    • /
    • pp.121-124
    • /
    • 2007
  • Stacks of solid oxide fuel cell under 1kW max power were designed on planar type employing anode supported cell and metallic interconnects. The stacks composed of 3-cells, 8-cells, and 16-cells were fabricated by using single cell purchased from Indec, sealant and interconnect prepared at RIST. In performance test of the final 16-cells stacks, OCV was recorded to be 16.7 V. Peak power and power density were 1 kW, 0.77 $W/cm^{2}$ at $820^{\circ}C$, respectively. In addition, the long term degradation rate of the power exhibited 2.25 % in 500 h at $750^{\circ}C$.

  • PDF

Accurate Extraction of Crosstalk Induced Dynamic Variation of Coupling Capacitance for Interconnect Lines of CMOSFETs

  • Kim, Yong-Goo;Ji, Hee-Hwan;Yoon, Hyung-Sun;Park, Sung-Hyung;Lee, Heui-Seung;Kang, Young-Seok;Kim, Dae-Byung;Kim, Dae-Mann;Lee, Hi-Deok
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제4권2호
    • /
    • pp.88-93
    • /
    • 2004
  • We, for the first time, present novel test patterns and conclusive on-chip data indicating that the variation of coupling capacitance, ${\Delta}C_C$ by crosstalk can be larger than static coupling capacitance, $C_C$. The test chip is fabricated using a generic 150 nm CMOS technology with 7 level metallization. It is also shown that ${\Delta}C_C$ is strongly dependent on the phase of aggressive lines. For antiphase crosstalk ${\Delta}C_C$ is always larger than $C_C$ while for in-phase crosstalk $D_{\Delta}C_C$is smaller than $C_C$.

3차원 적층 패키지를 위한 ISB 본딩 공정의 파라미터에 따른 파괴모드 분석에 관한 연구 (Fracture Mode Analysis with ISB Bonding Process Parameter for 3D Packaging)

  • 이영강;이재학;송준엽;김형준
    • Journal of Welding and Joining
    • /
    • 제31권6호
    • /
    • pp.77-83
    • /
    • 2013
  • 3D packaging technology using TSV (Through Silicon Via)has been studied in the recent years to achieve higher performance, lower power consumption and smaller package size because electrical line is shorter electrical resistivity than any other packaging technology. To stack TSV chips vertically, reliable and robust bonding technology is required because mechanical stress and thermal stress cause fracture during the bonding process. Cu pillar/solder ${\mu}$-bump bonding process is usually to interconnect TSV chips vertically although it has weak shape to mechanical stress and thermal stress. In this study, we suggest Insert-Bump (ISB) bonding process newly to stack TSV chips. Through experiments, we tried to find optimal bonding conditions such as bonding temperature and bonding pressure. After ISB bonding, we observed microstructure of bump joint by SEM and then evaluated properties of bump joint by die shear test.

ALTERA 임베디드 기가비트 트랜시버 테스트 (ALTERA Embedded Gigabit Transceiver Measurement for PCI Express Protocol)

  • 권원옥;박경;권혁제;윤석한
    • 전자공학회논문지CI
    • /
    • 제41권4호
    • /
    • pp.41-49
    • /
    • 2004
  • 본 논문은 FPGA 임베디드 기가비트 트랜시버의 테스트에 관한 방법과 측정 결과를 다룬다. 실험에 사용한 디바이스는 Altera 사의 Stratix GX 디바이스로 범용 고속 프로토콜을 지원하는 트랜시버(GXB)이다. 본 논문은 차세대 IO 버스로 대두되는 PCI Express 직렬 프로토콜을 GXB에 구현하였다. PCI Express 규격에 맞게 생성된 GXB 모듈은 타이밍 시뮬레이션을 거쳐 하드웨어 구현과 테스트를 수행하였다. 트랜시버 테스트 방법으로 GXB 내부 블록 테스트, GXB 신호 무결성 테스트, GXB 입출력 버퍼 및 온칩 터미네이션 테스트, GXB 프로토콜 테스트의 네 가지 검증 절차를 거쳤다. 본 논문을 통해 FPGA 임베디드 트랜시버의 설계방법과 테스트 절차, 측정 결과를 제시한다.

집적회로용 무전해도금 Cu배선재료의 열적 특성에 관한 연구 (Study on the Thermal Properties of the Electroless Copper Interconnect in Integrated Circuits)

  • 김정식;이은주
    • 마이크로전자및패키징학회지
    • /
    • 제6권1호
    • /
    • pp.31-37
    • /
    • 1999
  • 본 연구에서는 집적회로의 배선공정에 적용될 무전해도금된 Cu박막의 열적 특성과 접착특성에 대하여 고찰하였다. 시편은 Si 기판에 MOCVD법으로 TaN 확산방지막을 증착시킨 후 그 위에 무전해도금법으로 Cu 막을 증착시켜 Cu/TaN/Si 구조의 다층박막을 제조하였다. 이렇게 제조된 Cu/TaN/Si 시편을 수소와 Ar 분위기에서 각각 열처리시킨 후 열처리온도에 따른 비저항을 측정함으로써 Cu박막의 열적 안정성을 분석하였다. Cu박막과 TaN확산방지막과의 접착특성을 분석하기 위하여 scratch test를 사용하였으며, TaN 확산방지막에 대한 무전해도금된 Cu배선막의 접착력은 일반적인 Thermal evaporation과 Sputturing 방법으로 증착된 Cu 박막의 경우와 비교함으로써 평가되었다. TaN 박막에 대한 Cu박막의 접착성을 평가하기 위해 scratch test를 행한 결과 무전해도금된 Cu박막의 경우 다른 방법으로 증착된 Cu 박막과 비슷한 접착특성을 나타내었으며, acoustic emission분석과 microscope 관찰 결과 sputtering이나 evaporation 방법으로 증착된 Cu박막 보다 무전해도금된 Cu박막이 상대 적으로 우수한 접착력을 나타내었다.

  • PDF

태양열에너지를 이용한 미소전력 무선 루프 검지기 일체형 발리스 시스템 운영 실험에 관한 연구 (Research on a Operation of a Balise System which Using Solar Energy includes Micro-power Wireless Loop Detector)

  • 이정준;양도철;김성진;한승희;박광호
    • 한국ITS학회 논문지
    • /
    • 제15권6호
    • /
    • pp.150-158
    • /
    • 2016
  • 본 논문에서는 미소전력 무선루프식 차량검지기술을 활용하여 무선루프식 차량검지기를 일체로 한 발리스 연구를 진행하였다. 검지정보를 센터까지 수집하기 위한 방법으로 중계기 및 검지정보 수집장치의 무급전(태양광)운영 가능성을 평가하기 위하여 현장시험을 진행하고, 철도환경을 대신하여 차량 회전율 특성이 유사하다고 판단된 12개의 주차장 환경에서 시험 및 분석 하였다. 운영 데이터를 분석한 결과, 현장수집장치로 수집되는 통과차량(열차, 트램 및 일반차량 등) 대수가 200회/일 내외인 경우 미소전력 무선 루프검지기 일체형 발리스를 활용한 차량검지 시스템의 운영이 무급전 무선통신으로 가능할 것으로 추정된다.

System Level Architecture Evaluation and Optimization: an Industrial Case Study with AMBA3 AXI

  • Lee, Jong-Eun;Kwon, Woo-Cheol;Kim, Tae-Hun;Chung, Eui-Young;Choi, Kyu-Myung;Kong, Jeong-Taek;Eo, Soo-Kwan;Gwilt, David
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제5권4호
    • /
    • pp.229-236
    • /
    • 2005
  • This paper presents a system level architecture evaluation technique that leverages transaction level modeling but also significantly extends it to the realm of system level performance evaluation. A major issue lies with the modeling effort. To reduce the modeling effort the proposed technique develops the concept of worst case scenarios. Since the memory controller is often found to be an important component that critically affects the system performance and thus needs optimization, the paper further addresses how to evaluate and optimize the memory controllers, focusing on the test environment and the methodology. The paper also presents an industrial case study using a real state-of-the-art design. In the case study, it is reported that the proposed technique has helped successfully find the performance bottleneck and provide appropriate feedback on time.