• 천문학논총
• /
• 제20권1호
• /
• pp.73-83
• /
• 2005

On-The-Fly (OTF) observation method is developed for the efficient use of 6 M radio telescope at Seoul Radio Astronomy Observatory (SRAO). This technique, in which data and information of antenna position are recorded synchronously while driving a telescope regularly and rapidly across a field, provides more efficient use of telescope time and better calibration of the acquired data than the traditional point-to-point observation method does. For the realization of the method, we (1) added RT-Linux modules to the existing operating system, (2) replaced digital voltmeter with voltage-to-frequency converter, and (3) modified many SRAO observation programs. By observing Moon and G78.2+2.7 using this method and comparing them with previous observations, we verify the successful operation and efficiency of the OTF observation mode.

• 한국해양공학회:학술대회논문집
• /
• 한국해양공학회 2000년도 추계학술대회 논문집
• /
• pp.222-227
• /
• 2000

"Side scan sonar" using acoustic signal has been developed to survey cable laying, sunken bodie\ulcorner bottom and so on. It use the acoustic signals, which are emitted from two transducer arrays, to get gemetri\ulcorner target area. This system consists of transceiver board, towed body, and deck unit. The transceiver board, w\ulcorner watertight canister of the towed body, controls the transmitting and receiving of 400kHz acoustic signals from \ulcorner After receiving the scattered signals, it processes the filtering, AGF(Automatic Gain Control), TVG(Time Heterodyne. The deck unit is composed of the signal processing part, A/D converter, power supplier, and real\ulcorner And the towed body has been designed to satisfy the optimal hydrodynamic behavior during towing. The de\ulcorner theory of transceiving part and some results from field-experiments will be introduced here.

• 대한전자공학회논문지SD
• /
• 제41권11호
• /
• pp.35-42
• /
• 2004

본 논문에서는 저 전력, 고속 동작을 위하여 트랜지스터 차동쌍 폴딩 회로를 사용하는 CMOS 폴딩 ADC를 설계하였다. 본 논문에서는 제안한 트랜지스터 차동쌍 폴딩 회로에 대한 동작원리와 기존의 폴딩 회로에 비해 어떤 장점을 가지고 있는지 설명한다. 이 회로를 적용하여 설계한 ADC에서는 폴딩신호를 처리하기 위하여 16 개의 정밀한 전압비교기와 32 개의 인터폴레이션 저항을 사용하므로 저 전력, 고속동작이 가능하고, 작은 칩 면적으로 제작할 수 있다. 설계공정은 0.25㎛ double-poly 2metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원전압을 인가하고 250MHz의 클럭 주파수에서 45mW의 전력을 소비하였으며 측정값을 통하여 계산된 INL은 ±0.15LSB, DNL은 ±0.15LSB, SNDR은 10MHz 입력신호에서 50dB로 측정되었다.

• 조명전기설비학회논문지
• /
• 제15권1호
• /
• pp.51-58
• /
• 2001

현재의 DC-DC 컨버터는 스위칭 주파수를 높임에 따라 전체 손실이 현저히 증가하고 있다. 스위칭 손실을 줄이기 위해 사용한 예전의 soft 스위칭기술은 심지어 전압/전류 부담(stress)을 가중시켰다. 이에 대한 대책으로 soft 스위칭을 위한 공진회로를 주전력선에 병렬로 연결하고 보조 스위치를 이용하여 주 스위치의 turn-on 직전에만 공진회로를 동작시키는 유사공진 컨버터(QRC)기술이 발전되었다. 그러나 이 기술을 사용하는 컨버터에서도 손실은 여전히 발생하며 효율에 대한 전체적인 손실량은 알 수 있지만 각 소자에 대한 손실량은 알아볼 수 없었다. 따라서 본 논문에서는 컨버터의 주전력단에 사용되는 반도체 소자들의 선형화 된 손실등가 모델을 만들고 스위칭 시의 전압/전류 파형을 바탕으로 선형 특성을 고려하여 전체 손실에 대한 각 소자의 손실과 스위칭 손실을 분석하였다.

• Journal of Power Electronics
• /
• 제13권6호
• /
• pp.1058-1069
• /
• 2013

This paper proposes and designs a new output filter called an LCFL filter for application to three phase three wire shunt active power filters (SAPF). This LCFL filter is derived from a traditional LCL filter by replacing its capacitor with a C-type filter, and then constructing an L-C-type Filter-L (LCFL) topology. The LCFL filter can provide better switching ripple attenuation capability than traditional passive damped LCL filters. The LC branch series resonant frequency of the LCFL filter is set at the switching frequency, which can bypass most of the switching harmonic current generated by a SAPF converter. As a result, the power losses in the damping resistor of the LCFL filter can be reduced when compared to traditional passive damped LCL filters. The principle and parameter design of the LCFL filter are presented in this paper, as well as a comparison to traditional passive damped LCL filters. Simulation and experimental results are presented to validate the theoretical analyses and effectiveness of the LCFL filter.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.45-52
• /
• 2008

본 논문에서는 무선으로 전력과 데이터를 받는 온서 센서 태그 칩을 $0.18-{\mu}m$ CMOS공정으로 제작하였다. 태그 칩 구동에 필요한 전력은 쇼트키 다이오드로 구성된 전압체배기를 이용하여 리더로부터 받는 UHF 대역 (900 MHz) RF 신호를 이용하여 발생시킨다. 태그 칩이 위치한 부분의 온도는 sub-threshold 모드에서 동작하는 새로운 저전력 온도-전압 변환기를 이용하여 측정되고, 이 아날로그 전압은 8-bit 아날로그-디지털 변환기를 통해 디지털 데이터로 표시된다. ASK 복조기와 간단한 디지털 회로로 구성된 회로 블록을 이용해 여러 태그 칩 중에 단일 칩을 선택할 수 있는 식별자 정보를 인식할 수 있다. 제작된 온도 센서는 주변 환경 온도 $20^{\circ}C$ to $100^{\circ}C$ 사이의 온도를 측정한 결과, $0.64^{\circ}C/LSB$의 해상도를 나타내었다. 온도 센서 구동에 필요한 입력 전력은 -11 dBm이었고, 온도 오차는 최대 $0.5^{\circ}C$, 칩 면적은 $1.1{\times}0.34mm^2$, 동작주파수는 100 kHz, 전력소모는 64 ${\mu}W$, 변환율은 12.5 k-samples/sec을 가진다.

• 한국전자통신학회논문지
• /
• 제14권2호
• /
• pp.309-316
• /
• 2019

본 논문은 로컬 클록 왜곡을 보상하는 낮은 지터 성능의 지연 고정 루프를 제시한다. 제안된 DLL은 위상 스플리터, 위상 검출기(PD), 차지 펌프, 바이어스 생성기, 전압 제어 지연 라인(Voltage Controlled Delay Line) 및 레벨 변환기로 구성된다. VCDL(: Voltage Controlled Delay Line)은 CML(: Current Mode Logic)을 사용하는 자체 바이어스 지연 셀을 사용하여 온도에 민감하지 않고 잡음을 공급한다. 위상 스플리터는 VCDL의 차동 입력으로 사용되는 두 개의 기준 클록을 생성한다. 제안된 회로의 PD는 CML에 비해 적은 전력을 소비하는 CMOS 로직을 사용하기 때문에 PD는 위상 스플리터의 유일한 단일 클록을 사용한다. 따라서 VCDL의 출력은 로컬 클록 분배 회로뿐만 아니라 PD에 사용되므로 레벨 변환기에 의해 레일-투-레일 신호로 변환된다. 제안된 회로는 $0.13{\mu}m\;CMOS$ 공정으로 설계되었으며, 주파수가 1GHz인 클록이 외부에서 인가된다. 약 19 사이클 후에 제안된 DLL은 잠금이 되며, 클록의 지터는 1.05ps이다.

• ETRI Journal
• /
• 제21권3호
• /
• pp.1-5
• /
• 1999

A clock and data recovery circuit with a phase-locked loop for 10 Gb/s optical transmission system was realized in a hybrid IC form. The quadri-correlation architecture is used for frequency-and phase-locked loop. A NRZ-to-PRZ converter and a 360 degree analogue phase shifter are included in the circuit. The jitter characteristics satisfy the recommendations of ITU-T. The capture range of 150 MHz and input voltage sensitivity of 100 mVp-p were showed. The temperature compensation characteristics were tested for the operating temperature from -10 to $60^{\circ}C$ and showed no increase of error. This circuit was adopted for the 10 Gb/s transmission system through a normal single-mode fiber with the length of 400 km and operated successfully.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1991년도 하계학술대회 논문집
• /
• pp.516-520
• /
• 1991

This paper presents a comparative analysis of two inverter power supply topologies for induction heating and melting applications. The comparison is based on criteria such as resonant condition, component ratings, minimum and maximum operating frequencies, operation under varying load conditions, inverter starting current, and diode reverse recovery time. The voltage source series/parallel resonant inverters are found to offer the best overall performance with respect to converter utilization.

• 대한전기학회논문지:전기기기및에너지변환시스템부문B
• /
• 제49권6호
• /
• pp.441-449
• /
• 2000

Analysis, design and practical implementation of a single-stage electronic ballast for compact fluorecent lamps are presented in this paper. The proposed topology is based on a single-stage ballast which combines a boost converter and a half-bridge series resonant inverter. High power factor is achieved by using the boost semi-stage operating in discontinuous conduction mode, and inverter semi-stage operated above resonant frequency to provide zero voltage switching is employed to ballast the fluorescent lamp. Analytical and experimental results from the ballast system with 36W fluorescent lamps have demonstrated the feasibility of the proposed single-stage electronic ballast.