• 제목/요약/키워드: flip-through

검색결과 129건 처리시간 0.036초

Copper Interconnection and Flip Chip Packaging Laboratory Activity for Microelectronics Manufacturing Engineers

  • Moon, Dae-Ho;Ha, Tae-Min;Kim, Boom-Soo;Han, Seung-Soo;Hong, Sang-Jeen
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.431-432
    • /
    • 2012
  • In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

  • PDF

$75{\mu}m$ Cu via가 형성된 3D 스택 패키지용 interconnection 공정 및 접합부의 전기적 특성 (Interconnection Process and Electrical Properties of the Interconnection Joints for 3D Stack Package with $75{\mu}m$ Cu Via)

  • 이광용;오택수;원혜진;이재호;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제12권2호
    • /
    • pp.111-119
    • /
    • 2005
  • 직경 $75{\mu}m$ 높이 $90{\mu}m$$150{\mu}m$ 피치의 Cu via를 통한 삼차원 배선구조를 갖는 스택 시편을 deep RIE를 이용한 via hole 형성공정 , 펄스-역펄스 전기도금법에 의한 Cu via filling 공정, CMP를 이용한 Si thinning 공정, photholithography, 금속박막 스퍼터링, 전기도금법에 의한 Cu/Sn 범프 형성공정 및 플립칩 공정을 이용하여 제작하였다. Cu via를 갖는 daisy chain 시편에서 측정한 접속범프 개수에 따른 daisy chain의 저항 그래프의 기울기로부터 Cu/Sn 범프 접속저항과 Cu via 저항을 구하는 것이 가능하였다. $270^{\circ}C$에서 2분간 유지하여 플립칩 본딩시 $100{\times}100{\mu}m$크기의 Cu/Sn 범프 접속저항은 6.7 m$\Omega$이었으며, 직경 $75 {\mu}m$, 높이 $90{\mu}m$인 Cu via의 저항은 2.3m$\Omega$이었다.

  • PDF

플립칩용 Sn-Cu 전해도금 솔더 범프의 형성 연구 (Formation of Sn-Cu Solder Bump by Electroplating for Flip Chip)

  • 정석원;강경인;정재필;주운홍
    • 마이크로전자및패키징학회지
    • /
    • 제10권4호
    • /
    • pp.39-46
    • /
    • 2003
  • 플립칩용으로 Sn-Cu 공정 솔더 범프를 전해도금을 이용하여 제조하고 특성을 연구하였다. Si 웨이퍼 위에 UBM(Under Bump Metallization)으로 Al(400 nm)/Cu(300 nm)/Ni(400 nm)/Au(20 nm)를 전자빔 증착기로 증착하였다. 전류밀도가 1 A/d$\m^2$에서 8 A/d$\m^2$으로 증가함에 따라 Sn-Cu 솔더의 도금속도는 0.25 $\mu\textrm{m}$/min에서 2.7 $\mu\textrm{m}$/min으로 증가하였다. 이 전류밀도의 범위에서 전해도금된 Sn-Cu 도금 합금의 조성은 Sn-0.9∼1.4 wt%Cu의 거의 일정한 상태를 유지하였다. 도금 전류밀도 5 A/d$\m^2$, 도금시간 2hrs, 온도 $20^{\circ}C$의 조건에서 도금하였을 때, 기둥 직경 약 120 $\mu\textrm{m}$인 양호한 버섯 형태의 Sn-Cu 범프를 형성할 수 있었다. 버섯형 도금 범프를 $260^{\circ}C$에서 리플로우 했을 때 직경 약 140 $\mu\textrm{m}$의 구형 범프가 형성되었다. 화학성분의 균일성을 분석한 결과 버섯형 범프에서 존재하던 범프내 Sn 등 성분 원소의 불균일성은 구형 범프에서는 상당 부분 해소 되었다.

  • PDF

사각형 해양구조물의 청수현상 발생과정에 대한 실험적 연구 (Experimental Study on Behavior of Green Water for Rectangular Structure)

  • 채영준;이강남;정광효;서성부;이재용
    • 한국해양공학회지
    • /
    • 제30권1호
    • /
    • pp.44-50
    • /
    • 2016
  • An experimental study was performed to investigate the behavior of green water on a structure with a rectangular cross section under wave conditions, along with the flow characteristics in bubbly water flow. An experiment was conducted in a two-dimensional wave flume using an acrylic model (1/125) of FPSO BW Pioneer operating in the Gulf of Mexico under its design wave condition. The occurrence of green water, including its development, in front of the model was captured using a high-speed Charge Coupled Device (CCD) camera with the shadowgraph technique. Using consecutive images, the generation procedure for green water on the model was divided into five phases: flip through, air entrapment, wave run-up, wave overturning, and water shipping. In addition, the distinct water elevations of the green water were defined as the height of flip through, height of splashing jet, and height of freeboard exceedance, and showed a linear relationship with the incoming wave height.

공과대학 전공기초과목에서의 플립러닝 수업이 학업성적에 미치는 영향 연구 (A Study on the Influence of Flip Learning Classes on Academic Performance in Primary Course of Technical University)

  • 이은선;임희석
    • 컴퓨터교육학회논문지
    • /
    • 제23권3호
    • /
    • pp.59-64
    • /
    • 2020
  • 본 연구는 플립러닝을 통한 학습이 학업성적에 미치는 영향을 알아보기 위하여, 공과대학 전공기초과목을 수강한 236명의 학생들을 대상으로 15주간 실험을 진행하였다. 이전의 플립러닝 연구들은 설문지를 통한 학습동기나 학습만족도에 대한 실험이 대부분이며, 성적 차이를 비교한 실험은 거의 없다. 따라서 플립러닝 교실에서 학업성적의 증감을 파악할 필요가 있다. 연구 결과 실험집단과 통제집단의 학업성적에는 유의미한 차이가 나타났다. 플립러닝을 적용한 실험집단과 전통방식의 강의식 수업을 적용한 통제집단의 학업성적에는 큰 차이가 있으며, 실험집단이 통제집단에 비해 학업성적이 높게 나왔다. 이는 플립러닝 학습방법이 학업성적에 긍정적인 영향을 미친다고 할 수 있다. 따라서 플립러닝과 관련한 다양한 교육자료의 지원으로 플립러닝 학습방법이 모든 교육과정에 확대되길 기대한다.

Minimizing Leakage of Sequential Circuits through Flip-Flop Skewing and Technology Mapping

  • Heo, Se-Wan;Shin, Young-Soo
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제7권4호
    • /
    • pp.215-220
    • /
    • 2007
  • Leakage current of CMOS circuits has become a major factor in VLSI design these days. Although many circuit-level techniques have been developed, most of them require significant amount of designers' effort and are not aligned well with traditional VLSI design process. In this paper, we focus on technology mapping, which is one of the steps of logic synthesis when gates are selected from a particular library to implement a circuit. We take a radical approach to push the limit of technology mapping in its capability of suppressing leakage current: we use a probabilistic leakage (together with delay) as a cost function that drives the mapping; we consider pin reordering as one of options in the mapping; we increase the library size by employing gates with larger gate length; we employ a new flipflop that is specifically designed for low-leakage through selective increase of gate length. When all techniques are applied to several benchmark circuits, leakage saving of 46% on average is achieved with 45-nm predictive model, compared to the conventional technology mapping.

YM155 처리에 의한 두경부 암 AMC-HN4 세포 세포자멸사 유도 효과 (YM155 Induces Apoptosis through Downregulation of Anti-apoptotic Proteins in Head and Neck AMC-HN4 Cells)

  • 장호준;권택규;김동은
    • 생명과학회지
    • /
    • 제29권3호
    • /
    • pp.318-324
    • /
    • 2019
  • 두경부암은 전세계에서 발병률이 여섯 번째로 높은 암으로 그동안 수술적 치료를 선호하였으나 광범위한 절제에 따른 기능적 장애로 인해 항암치료에 대한 관심이 높아지고 있다. 두경부암에서 cisplatin이 가장 많이 사용되는 항암제이나 cisplatin 내성이 문제가 되고 있다. 따라서 부작용은 줄이고, 약제내성 기전에 대해 이해하여 암세포의 사멸은 증대시키는 새로운 항암제의 개발이 필요하다. Survivin은 inhibitor of apoptosis proteins (IAPs) family 중 하나로 두경부암에서 과발현되어 있다. YM155는 survivin을 억제하는 분자로 본 연구를 통해 YM155의 처리 후 두경부 암세포의 세포자멸사가 유도되며, 뇌암 세포와 신장암 세포에서도 세포자멸사가 유도됨을 확인할 수 있었다. 반면에 정상세포인 mesangial cells에는 YM155가 세포자멸사에 영향을 주지 않았다. YM155는 caspase의 활성화를 통해 세포자멸사를 촉진하며, anti-apoptotic protein인 c-FLIP, Mcl-1, survivin의 발현을 저해하는 것으로 확인되었다. YM155는 두경부 뿐만 아니라 다른 장기의 악성종양 치료법의 개발에 활용 될 수 있을 것으로 생각된다.

플립러닝을 적용한 '과학사의 이해' 교양 수업 사례 연구 (A Case Study on Flipped Learning Methods in 'The History of Science 'Liberal Arts Class for Undergraduate Students)

  • 오희진
    • 과학교육연구지
    • /
    • 제46권3호
    • /
    • pp.312-325
    • /
    • 2022
  • 이 연구의 목적은 인문사회계열 학생을 대상으로 한 교양 과학 수업에서 플립러닝 적용 사례와 함께 교양 과학 교과목의 수업 설계 과정에서 필요한 과학사 내용 체계를 제공하는데 있다. 연구를 위해 기존 운영중인 대학교 교양 과학 수업 및 과학사 수업의 실태를 분석하고, 다양한 선행연구 분석을 통해 플립러닝 방식을 적용한 '과학사의 이해' 교과목을 개발하였다. 과학교양교육의 본질적 목표에 도달할 수 있는 과학사 강의 목표로 지식의 습득과 다양한 역량 강화를 포함함과 함께 과학적 태도 함양을 설정하고 이를 고려하여 15주차의 내용 체계를 설계하였다. 구성된 '과학사의 이해' 내용 체계 중 '과학의 역사' 부분에 해당하는 4개의 주제는 플립러닝으로 수업을 구성하고 온라인 영상자료와 집단 토의 활동을 포함해 교수학습활동을 구성하였다. 인문사회계열 학생을 대상으로 강좌를 개설하고 56명의 대학생을 대상으로 수업을 운영한 결과 학생들의 과학에 대한 흥미와 인식이 높아진 것을 확인할 수 있었다. 이 연구의 사례를 통해 과학사 및 교양 과학 교육에 대한 교육적 시사점을 제공하였다.