

## 플립칩용 Sn-Cu 전해도금 솔더 범프의 형성 연구

정석원 · 강경인 · 정재필 · 주운홍\*

서울시립대학교 신소재공학과, \*University of Waterloo, 기계공학과

## Formation of Sn-Cu Solder Bump by Electroplating for Flip Chip

Seok Won Jung, Kyung In Kang, Jae Pil Jung and Y. Zhou\*

Dept. of Materials Sci. and Eng., University of Seoul, Seoul 130-743, Korea

\*Dept. of Mechanical Eng., University of Waterloo, Ontario N2L 3G1, Canada

**초록:** 플립칩용으로 Sn-Cu 공정 솔더 범프를 전해도금을 이용하여 제조하고 특성을 연구하였다. Si 웨이퍼 위에 UBM(Under Bump Metallization)으로 Al(400 nm)/Cu(300 nm)/Ni(400 nm)/Au(20 nm)를 전자빔 증착기로 증착하였다. 전류밀도가 1 A/dm<sup>2</sup>에서 8 A/dm<sup>2</sup>으로 증가함에 따라 Sn-Cu 솔더의 도금속도는 0.25 μm/min에서 2.7 μm/min으로 증가하였다. 이 전류밀도의 범위에서 전해도금된 Sn-Cu 도금 합금의 조성은 Sn-0.9~1.4 wt%Cu의 거의 일정한 상태를 유지하였다. 도금 전류밀도 5 A/dm<sup>2</sup>, 도금시간 2 hrs, 온도 20°C의 조건에서 도금하였을 때, 기둥 직경 약 120 μm인 양호한 버섯 형태의 Sn-Cu 범프를 형성할 수 있었다. 버섯형 도금 범프를 260°C에서 리플로우 했을 때 직경 약 140 μm의 구형 범프가 형성되었다. 화학성분의 균일성을 분석한 결과 버섯형 범프에서 존재하던 범프내 Sn 등 성분 원소의 불균일성은 구형 범프에서는 상당 부분 해소 되었다.

**Abstract:** Sn-Cu eutectic solder bump was fabricated by electroplating for flip chip and its characteristics were studied. A Si-wafer was used as a substrate and the UBM(Under Bump Metallization) of Al (400 nm)/Cu(300 nm)/Ni(400 nm)/Au(20 nm) was coated sequentially from the substrate to the top by an electron beam evaporator. The experimental results showed that the plating ratio of the Sn-Cu increased from 0.25 to 2.7 μm/min with the current density of 1 to 8 A/dm<sup>2</sup>. In this range of current density the plated Sn-Cu maintains its composition nearly constant level as Sn-0.9~1.4 wt%Cu. The solder bump of typical mushroom shape with its stem diameter of 120 μm was formed through plating at 5 A/dm<sup>2</sup> for 2 hrs. The mushroom bump changed its shape to the spherical type of 140 μm diameter by air reflow at 260°C. The homogeneity of chemical composition for the solder bump was examined, and Sn content in the mushroom bump appears to be uneven. However, the Sn distributed more uniformly through an air reflow.

**Keywords:** lead-free solder, electroplating, Sn-Cu eutectic, flip chip, solder bump

### 1. 서 론

전자 패키징 산업분야에서 환경오염 물질에 대한 규제가 강화되고 있는 추세에 따라, 최근 환경과 관련된 기술에 대해 관심이 높아지고 있다. 이와 관련하여 무연솔더(lead-free solder)도 이미 중요한 문제로 떠올랐으며, 이에 관한 검토와 적용

이 국내외적으로 활발히 이루어지고 있다<sup>1,2)</sup>. 전자부품 실장기술 발전 방향의 또 다른 분야로 고집적화를 들 수 있는데, 이를 만족시킬 수 있는 고밀도 실장 방법으로 플립 칩(flip chip)<sup>3)</sup>이 있다. 플립 칩 기술에서 중요한 실장기술이 범프 형성인데, 지금까지 보고된 솔더 범프 형성 방법으로는 페이스트에 의한 방법, 증착에 의한 방법, 볼에 의한 방법,

전기 도금에 의한 방법 등이 있다<sup>3,6)</sup>. 페이스트에 의한 범프형성은 생산성이 높긴 하지만, 플렉스에 의한 오염 가능성이 있다. 또, 스텐실을 사용한 페이스트 프린팅 과정에서의 작업상 오차로 인해, 미세 범프의 제조 시 정밀한 높이 조절에 난점이 있다. 종착에 의한 범프 형성은 청결하다는 장점이 있는 반면, 범프 형성 시 진공 유지가 필요하기 때문에 가격이 비싸고 정밀한 취급이 필요한 단점을 가지고 있다<sup>6)</sup>. 볼을 이용한 방법은 일반적인 플렉스를 사용하는 리플로우나, 초음파, 플라즈마에 의한 플렉스 리스 방법 등이 보고되어 있는데<sup>5,7)</sup>, 미세한 볼을 다루기가 힘들고 크기가 크거나 고가인 경우가 많다.

이에 반해, 전기 도금에 의한 방법은 가격이 싸고, 사진식각 공정에 의한 정확한 패턴으로 행하기 때문에 미세한 범프를 제조할 수 있으며<sup>8)</sup>, 대량생산이 가능하다는 장점이 있다. 그러나, 합금 도금에 따른 합금 성분의 도금의 불균일성 때문에 범프의 조성이 불균일하기 쉽다는 단점도 가지고 있다<sup>9)</sup>. 이러한 합금의 조성의 불균일성은 범프간 융점이나 물리화학적, 전기적 불균일성을 유발할 수 있으므로 해결되어야 할 문제이다. 그러나, 도금합금의 조성은 최근 전류밀도의 변화에 의해 조절되기도 하고<sup>10)</sup>, 도금액에 적절한 첨가물을 통하여 한정된 전류 밀도 범위에서 도금조성을 안정화시키기도 한다<sup>11)</sup>.

무연 솔더로는 Sn-Ag-Cu를 필두로, Sn-Cu, Sn-Ag계의 솔더들도 후보 합금으로 인정되고 있으며 특히 전기도금에 의한 솔더 범프의 형성에 대하여서는 국내·외적으로 소수의 논문만이 보고되어 있다. 그동안 이미 저자들<sup>5)</sup>은 무연으로는 Sn-Ag 합금이, 유연으로 Sn-Pb 공정합금을 이용한 도금 범프 형성에 대한 연구를 보고하였다. Sn-Cu에 대하여는 Sn-Cu 합금을 도금한 해외의 연구는 찾기 어렵고, Ferreria 등<sup>12)</sup>이 Sn과 Cu 순금속을 별도로 도금하여 접합에 사용한 연구 보고가 유일하다. 그 이외에도 범프 형성에 관한 것은 아니지만 솔더의 도금과 관련된 다른 연구로는, Sn-Au 고융점 솔더의 전기도금에 관한 보고<sup>11,13)</sup>가 있다.

본 논문에서 선정한 Sn-Cu계 무연 솔더는 융점이 227°C로서 Sn-Ag-Cu에 비해 (융점: 217°C) 조금 높으나 사용 가능한 온도범위이며, 가격이 저렴하다는 장점을 가지고 있다. 본 연구에서는 전해도

금에 의한 Sn-Cu 솔더 범프의 형성을 조사하기 위해 전류밀도 등 도금조건을 변화시켰다. 또, 제조된 Sn-Cu 솔더 범프의 성능을 평가하기 위해, 도금 범프의 조성을 평가하고 리플로우 후 솔더 범프의 형성 가능성을 조사하였다. 아울러, Sn-Cu계 무연 솔더 도금의 가능성을 다른 솔더와 비교해 보기 위하여, Sn-Ag 및 Sn-Pb 등 기존의 연구결과와 일부 도금 특성을 비교해 보았다.

## 2. 실험 방법

### 2.1 시료 및 도금 방법

실험을 위한 기판(substrate)으로서 20 mm × 20 mm의 Si웨이퍼 위에 UBM(Under Bump Metallization)을 증착하였다. UBM으로는 Al/Cu/Ni/Au를 각각 400 nm/300 nm/400 nm/20 nm 두께로 Si 웨이퍼로부터 순서대로 전자빔 증착기를 이용하여 증착하였다. 솔더 범프를 리플로우 할 경우 용융 솔더가 UBM 전체에 퍼지는 것을 방지하기 위하여, 솔더 범프가 형성될 UBM을 제외한 부위에 솔더 댐을 형성하였다. 솔더 댐은 솔더와 젖음성이 없는 Ti를 50 nm 두께로 전자빔 증착기를 이용하여 증착하였다(Fig. 1).

UBM 상에 도금될 솔더 범프의 패턴을 제작하기 위해 양성감광제(positive-photoresist)를 2500 rpm으로 스핀 코팅하였다. 양성감광제의 두께는 45 μm이고, 코팅된 양성감광제는 열판을 이용하여 100°C에서 소성하였다. 이것을 노광, 현상하고, 솔더 댐으로 사용한 Ti를 BOE(Buffered Oxide Etcher)로 에칭하여 직경 110 μm, 뾰족 250 μm의 범프 도금 몰드를 형성하였다. 이렇게 형성된 시편에 Sn-Cu 솔더를 전해 도금하여 버섯(mushroom)형태의 Sn-0.7wt%Cu공정 조성에 근접한 솔더 범프를 제조하고자 하였다.




Fig. 1. Schematic illustration of UBM layers.

Si웨이퍼 기판 위의 도금 몰드에 Sn-Cu 솔더 범프를 형성하기 위하여, Sn 및 Cu 전해 도금액을 혼합하여 사용하였다. 혼합한 Sn-Cu 합금 전해 도금액은 MacDiarmid사의  $\text{Sn}^{2+}$ (30 g/l) 도금액과  $\text{Cu}^{2+}$ (0.3 g/l) 도금액을 혼합하고, 여기에 메타술폰산액(methasulfonic acid)과 탈이온수를 첨가하여 제조하였다. UBM이 증착된 Si 웨이퍼 시편을 아세톤 중에서 초음파 세척한 후, 탈이온수로 다시 세척하여 도금될 시편의 전처리를 실시하였다. 도금 조건에서 도금 시 음극은 Si 웨이퍼이고, 양극은 백금이 도금된 타이타늄 망을 사용하였다. Fig. 2는 도금 장치를 나타낸 것으로 음극과 양극 사이의 거리는 27 mm이고, 도금온도는 20°C에서, 도금액은 마그네틱 교반기(stirrer)를 사용하여 교반하였다. 도금 중 전류밀도를 1-8 A/dm<sup>2</sup>, 교반속도는 150-300 rpm 범위, 도금시간을 2시간까지 변화시키면서 Sn-Cu 도금층의 두께와 조성변화를 조사하면서 범프를 형성하였다.

## 2.2 솔더 범프의 제조 및 평가 방법

웨이퍼에 Sn-Cu 솔더를 도금한 후 몰드를 제거하여 버섯형의 범프를 얻을 수 있었으며. 형성된 범프의 크기는  $\alpha$ -step을 이용하여 측정하였다. 형성된 버섯형 Sn-Cu 솔더 범프에 VOC(volatile organic compound)-free 플럭스를 도포한 후, 대기 분위기의 열판에서 리플로우 솔더링하였다. 리플로우 솔더링은 Sn-Cu 공정 솔더의 용점인 227°C보다 약 30°C 정도 높은 260°C에서 5초, 10초, 30초간 시행하였다. 전해 도금 솔더 범프의 단점 중의 하나인 화학성분의 균일성을 조사하기 위하여, 리플로우 전 후의 각각 버섯형 범프와 구형 범프에 대해,




Fig. 2. Schematic apparatus of electroplating equipment.

EDS (Energy Dispersive Spectrometer) 면분석을 행하였다. 솔더 범프의 형상 관찰을 위해서는 SEM(Scanning Electron Spectroscopy)을 사용하였다.

## 3. 실험 결과 및 검토

### 3.1 전해도금

Fig. 3은 전해도금에서 전류밀도에 따라 평형전위에서 2 V까지 주사속도(scan rate) 2 mV/sec로 측정한 분극 곡선(polarization curve)을 보인 것이다. 비교를 위해 SnPb 공정합금의 분극 곡선<sup>5)</sup>을 함께 보였다. 우선, 분극곡선과 관련하여, Fig. 3(b)의 SnPb 분극곡선에서 A영역은 용존산소가 환원되는 영역이고, B영역은 Sn과 Pb의 표준환원 전위가 비슷해 함께 전착되는 영역이며, C영역은 수소가 발생되는 영역이다. B 영역의 약 4 A/dm<sup>2</sup> 부근에서 전압의 변화에도 전류값이 증가하지 않는 한계 전류밀도(iL)가 나타남을 알 수 있다. 한계전류가 나타나면 전류밀도를 높게 해도 도금되려는 이온




Fig. 3. Polarization curve of Sn-Cu and Sn-Pb electroplating.

이 음극면 주위에 고갈되어 급속히 전착상태가 나빠지게 되며, 이로 인해 도금속도도 거의 증가하지 못하게 된다. SnCu의 경우, Cu의 표준 환원전위는 0.337 V로 Sn의 환원전위(-0.376 V)보다 훨씬 크므로 Cu는 Sn보다 먼저 환원이 일어나게 된다. 그러나, SnCu의 경우 Fig. 3(a)에서 보듯이 Fig. 3(b)와 같은 한계밀도는 나타나지 않으므로 SnCu의 도금속도가 SnPb와 같이 일정하지 않고, 오히려 증가하는 것으로 예측할 수 있다(Fig. 4).

Fig. 4는 전류밀도에 따른 Sn-Cu 솔더의 도금 속도를 Sn-Pb, Sn-Ag 공정 솔더와 비교한 결과이다. 그림에서 보듯이 Sn-Cu의 도금 속도는 전류밀도  $1 \text{ A}/\text{dm}^2$  에서는 약  $0.25 \mu\text{m}/\text{min}$ ,  $8 \text{ A}/\text{dm}^2$  에서 약  $2.7 \mu\text{m}/\text{min}$ 로 전류밀도 증가에 따라 증가하는 경향을 보이고 있다. Sn-Ag의 경우도 Sn-Cu와 마찬가지로 전류밀도가 증가함에 따라, 도금 속도의 증가 정도는 상대적으로 적지만 증가하는 경향을 보이고 있다. 반면, Sn-Pb의 경우 도금 속도가  $4 \text{ A}/\text{dm}^2$  까지는 증가하였으나,  $4-8 \text{ A}/\text{dm}^2$  범위에서는 도금 속도가 대체로 일정한 경향을 보이는데, 이는 Fig. 3에서 전술한 바와 같이 한계 전류밀도로 인한 것으로 사료된다.

전해 도금법은 균일한 솔더 도금층을 얻는 것이 중요한 관건 중의 하나이다. 전해 도금 조건 변화에 따른 솔더 도금층의 조성의 균일성을 조사하기 위하여, 전류밀도에 따른 Sn-Cu 솔더 도금층의 조성변화를 조사하였다(Fig. 5). 그림에서 보듯이,  $1-8 \text{ A}/\text{dm}^2$  전류밀도 범위에서 Sn-Cu 합금의 도금층은  $0.9\sim1.4 \text{ wt\%}$ 의 Cu를 함유하는 대체로 균일한 상태를 보였다. Sn-Cu 솔더 도금 층의 균일한 조

성은 Fig. 5에서 함께 보였듯이, Sn-Ag 솔더 도금층과 유사하며, 기존의 Sn-Pb 공정 솔더와 비교할 때 상대적으로 안정된 것으로 평가될 수 있다. 즉, Sn-Pb 공정 솔더의 경우  $1 \text{ A}/\text{dm}^2$ 의 초기 전착 상태에서 Pb의 함량이 약 57% 정도이나,  $2-3 \text{ A}/\text{dm}^2$ 의 범위에서 전류밀도가 증가함에 따라 Pb 함량은 급격히 감소되며, 이후  $8 \text{ A}/\text{dm}^2$  까지는 대체로  $35\sim40 \text{ wt\%}$ 정도로 일정하게 유지됨을 보여준다. 타 연구자<sup>[4,15]</sup>에 의하여 Sn-Pb의 경우 정상적 합금 전해(normal alloy electroplating)에서는 전류밀도의 증가에 따라 보다 가벼운 금속원소의 무게 분율이 증가하고, 한계전류밀도 이상이 되면 합금 층의 조성비는 거의 일정해진다고 보고 된 바 있다. 따라서, 본 연구에서 초기 전류밀도가 증가하면 Pb보다 가벼운 Sn이 더 쉽게 전착되므로 Pb 함량이  $60 \text{ wt\%}$ 에서 약  $40 \text{ wt\%}$ 로 감소되고 (Sn은 증가), 이후 한계전류밀도에 이르게 되면  $40 \text{ wt\%}$  정도로 거의 공정조성에 가까운 조성으로 일정하게 유지되는 것으로 사료된다. 유사한 현상이 Sn-Au 솔더의 전해 도금에서도 나타나는데, 전해 도금된 솔더의 성분이 전류밀도의 영향으로 인하여 전류밀도의 증가에 따라 Sn 성분이 증가하는 것으로 보고된 바 있다<sup>[10,11,13]</sup>. 즉,  $1.5 \text{ mA}/\text{cm}^2$  이하에서는 Sn의 함량이 약 15%이지만,  $1.5 \text{ mA}/\text{cm}^2$ 에서 급격히 증가하여  $1.5\sim35 \text{ mA}/\text{cm}^2$  범위에서는 약 50%의 Sn이 전착된다고 보고 되었다. 반면, Sn-Ag 합금 도금의 경우 Sn-Cu 솔더와 같이, 전체 전류 밀도의 범위에서 Ag의 함량은 3-5 wt% 범위 내에서 거의 일정함을 보이고 있다. 이러한 이유에 대해서




Fig. 4. Electroplating rate of solders with current density.




Fig. 5. Element contents on the electroplated solders with current density.

는 Puippe 등<sup>16)</sup>에 따르면 Sn-Ag와 같은 비정상형 합금의 전기도금(abnormal alloy electroplating)에서 Sn의 조성은 전류 밀도에 거의 영향을 받지 않는다고 한다. 상기 연구와 같이 전류밀도에 따른 도금특성에 따라서 Sn-Cu 및 Sn-Ag는 Sn-Pb에 비해 상대적으로 용이하게 전해도금 중 도금 조성의 균일성을 확보할 수 있다는 것을 알 수 있었다.

Fig. 6은 교반속도에 따른 도금두께 변화를 보인 것이다. 도금중의 교반은 음극 주위에 신선한 금 속 이온이나 금속염을 공급하는 역할을 하여, 전해도금 중 음극 주위에 금속이온이나 금속염이 고갈되는 것을 방지하며 음극 주위의 기포를 제거하여 도금층에 기공이나 퍼트가 형성되는 것을 방지하기도 한다. Fig. 6의 결과에서 140-300 rpm 범위에서 교반 속도를 증가시킬 때, 도금 두께는 약 5 μm으로 일정한 값을 유지하고 있다. 즉, 교반에 의해 신선한 금속이온이나 금속염이 공급되어 도금속도가 감소되지 않지만, 도금속도도 증가시키지도 않은 것으로 판단된다. 교반 속도와 관련하여, Evans 등은 합금을 도금할 때 교반속도는 도금 두께에 상대적으로 영향이 적다고 보고한 바 있다<sup>17)</sup>.

Table 1은 전해도금 시간이 도금두께에 미치는 영향을 보인 것이다. 도금시간이 증가되면 도금 두께도 증가하는 것이 일반적인데<sup>18,19)</sup>, Sn-Cu의 경우 도금시간 5분일 때 1.5 μm, 이후 10분, 15분 유지하였을 때 도금두께는 각각 3.3 μm, 5.9 μm로 증가하였다. 이러한 증가 경향은 Sn-Pb, Sn-Ag 솔




Fig. 6. Relationship between plating thickness and stirring rate in Sn-Cu electroplating.

Table 1. Plating thickness of solders with plating time.

Solder	Plating time (min.)			
	5	10	15	
Plating thickness	Sn-Cu	1.5 μm	3.3 μm	5.9 μm
	Sn-Pb	1.65 μm	1.76 μm	1.96 μm
	Sn-Ag	2.6 μm	4.25 μm	6.1 μm

더에서도 마찬가지로 나타났으며, Sn-Ag가 가장 크고, Sn-Pb는 가장 적은 값을 보였다.

### 3.2 전해도금 솔더 범프의 평가

Fig. 7에 전해 도금조건을 변화시키며 제조한 Sn-Cu 솔더 범프의 예를 나타내었다. Fig. 7(a)는 전류밀도 2 A/dm<sup>2</sup>-도금시간 1시간의 결과 형성된 범프인데, 전류밀도가 낮아 두께 10 μm 이하의 작은 범프가 형성되었다. 그러나, Fig. 4에서 전류밀도를 증가시키면 도금속도를 증가시킬 수 있다는 것을 알 수 있으므로, 전류밀도 증가로 동일한 도금 시간에 도금 두께를 증가시킬 수 있다. 따라서, Fig. 7(b), (c)와 같이 전류밀도와 도금시간을 증가시켰다. 즉, 전류밀도를 6 A/dm<sup>2</sup>로 증가시키고 1시간 동안 전해도금한 경우(Fig. 7(b))와, 5 A/dm<sup>2</sup>-2시간 동안 도금한 결과(Fig. 7(c))에서 후자가 만족스런 벼섯형 범프를 얻을 수 있는 조건이 되었




Fig. 7. Electroplated solder bumps with the plating conditions.

다.  $5 \text{ A/dm}^2$ -2시간 도금조건의 경우, 기둥 직경  $120 \mu\text{m}$ , 높이  $75 \mu\text{m}$ 의 전형적인 버섯(mushroom) 형 범프를 얻었으며, 이를 최적 도금조건으로 선정하였다. 이 때, 전류밀도가 최적 조건보다 낮아지면 솔더가 PR 몰드의 높이보다 낮게 도금되고, 전류밀도가 너무 높아지면 솔더 범프가 인접 범프와 연결되는 불량이 발생하였다.

최적 도금조건으로 웨이퍼 상에 형성된 다량의




Fig. 8. Sn-Cu solder bumps formed on a Si-wafer.

버섯형 Sn-Cu 솔더 범프를 Fig. 8에 나타내었다. 형성된 범프는 대체로 균일한 형상과 크기 분포를 보이고 있으며, 범프 기둥부의 직경은 약  $120 \mu\text{m}$ , 높이는 약  $75 \mu\text{m}$ 로 나타났다.

Fig. 9는 버섯형태로 완성된 도금 솔더 범프 내의 화학 성분을 조사한 결과이다. 그림에서 보듯이, Sn의 경우 범프 위치에 따라 도금에 의한 농도 차가 존재함을 알 수 있다. 그러나, Cu의 경우 함량이 적은 관계로 농도차이가 크게 측정되지 않고 있으며, 도금액에서 유입된 것으로 믿어지는 P도 미량 존재하지만 그 농도차는 거의 존재하지 않음을 알 수 있다. 이러한 범프 내의 원소 농도의 불균일성은, 후술하는 바와 같이 버섯형상의 범프를 구형으로 만드는 리플로우 솔더링 과정에서 대부분 완화된 것으로 밝혀졌다.

Fig. 10은 도금으로 제조된 버섯형 범프를 리플로우 솔더링하여 구형 범프로 변화시킨 결과를 보인 것이다. 리플로우 솔더링한 구형의 솔더 범프의 직경은 약  $140 \mu\text{m}$ , 높이는 약  $250 \mu\text{m}$ 로 거의 균일한 형상으로 변화되었음을 확인할 수 있었다.

Fig. 11은 리플로우 후 형성된 구형 범프에 대하-





Fig. 9. Analysis of element distribution by EDS mapping on the electroplated solder bump.



**Fig. 10.** Appearance of Sn-Cu solder bumps by air reflow with VOC-free flux.

여 그 화학성분의 균일성을 분석한 결과를 보인 것이다. 분석결과에서 보듯이 Sn, Cu, P 등이 거의 균일한 양상을 보이고 있으며, Fig. 9에서 나타났던 범프 내 조성의 불균일성은 거의 대부분 해소되었다. 이것은 버섯형 범프가 리플로우 과정 중에 용융되면서, 용융된 솔더 내에서 원소의 국부적인 농도차가 확산에 의해 균일화된 것으로 판단된다. 다만, Sn의 경우 범프의 왼쪽 아래부분에서 Sn이 다소 적은 조성으로 나타나는 것이 관찰되었다. 이 부분만이 범프의 용융과정에서 균일화되지

않은 이유는 분명하지 않으나, 원소의 확산 속도가 늦은 응고과정에서의 금속간화합물 및 우선적인 산화물의 형성과 관련이 있을 것으로 사료되므로 이에 관한 보다 자세한 것은 금후 추가 연구를 통해 밝혀보려 한다.

#### 4. 결 론


전해 도금법으로 Si 웨이퍼 상에 Sn-Cu계 공정 무연 솔더 범프를 형성하고, 리플로우 솔더링을 통해 구형 범프를 제조하는 연구를 수행하였다. 본 연구에서 얻은 결과를 요약하면 다음과 같다.

(1) 전해도금된 Sn-Cu 도금 합금의 조성은  $1\text{-}8 \text{ A}/\text{dm}^2$ 의 전류밀도 범위에서 Sn-0.9~1.4 wt%Cu의 거의 일정한 상태를 유지하였다.

(2) Sn-Cu 솔더의 도금 속도는 전류밀도  $1\text{A}/\text{dm}^2$ 에서는 약  $0.25 \mu\text{m}/\text{min}$ ,  $8 \text{ A}/\text{dm}^2$ 에서 약  $2.7 \mu\text{m}/\text{min}$ 으로써 전류밀도 증가에 따라 증가하였다.

(3) 도금 전류밀도  $5 \text{ A}/\text{dm}^2$ , 도금시간 2 hrs, 온도  $20^\circ\text{C}$ 의 조건에서 도금하였을 때, 양호한 버섯 형태(기둥 직경 약  $120 \mu\text{m}$ , 높이  $75 \mu\text{m}$ )의 Sn-Cu 범프를 형성할 수 있었다.

(4) 버섯형 도금 범프를 리플로우 하여 직경 약  $140 \mu\text{m}$ 의 구형 범프를 제조하였다. 버섯형 범프에



**Fig. 11.** Analysis of element distribution by EDS mapping on the reflowed solder bump.

서 존재하던 범프내 Sn 등 성분 원소의 불균일성은 구형 범프에서는 상당 부분 해소 되었다.

### 참고문헌

1. M.R. Harrison, J.H. Vincent and H.A.H. Steen, "Lead-free reflow soldering for electronics assembly", *Soldering and Surface Mount Tech.*, 13(3) pp. 21-38(2001).
2. 무연 솔더링 양산기술 개발 연구보고서, 서울시립대-삼성전자(2003).
3. J.H. Lau and S.W.R.Lee, *Chip Scale Package*, McGraw-Hill, New York, pp. 80, 194(1999).
4. S.M.Hong, J.P.Jung and C.S.Kang, "Flux-free Direct Chip Attachment of Solder-Bump Flip Chip by Ar+H<sub>2</sub> Plasma Treatment", *Journal of Electronic Materials*, 31(10), pp. 1104-1111(2002).
5. H.Hwang, S.M.Hong, J.P.Jung and C.S.Kang, "Pb-free Solder Bumping for Flip Chip Package by Electroplating", *Soldering and Surf. Mount Tech.*, 15(2), pp. 10-16(2003).
6. S.A. Merrit, P.J.S. Heim, S.H.Cho and M.Dagenais, "Controlled solder interdiffusion for high power semiconductor laser diode die bonding", *IEEE Transactions on Components, Packaging and Manufacturing Technology, Part B*, 20, pp. 141-145(1997).
7. S.M. Hong, C.S. Kang, J.P. Jung, "Fluxless Sn-3.5mass%Ag Solder Bump Flip Chip bonding by Ultra-Sonic Wave", *Material Transaction*. 43(6), pp. 1336-1340(2002).
8. Guo-wei Xiao, Chan, P.C.H., Teng, A., Jian Cai, Yuen, M.M.F, "Study on failure mode of solder bump fabricated using eutectic solder electroplating process", *Electronic Materials and Packaging, International Symposium on*, 30 Nov.-2 Dec., pp.18-26 (2000).
9. Kwang-Lung Lin, Shiu-Yuan Chang, "Approaching a uniform bump height of the electroplated solder bumps on a silicon wafer" *Components, Packaging, and Manufacturing Technology, Part B: Advanced Packaging*, IEEE Transactions on, 19(4), pp. 747-751 (1996).
10. B.Djurfors and D.G.Ivey, "Microstructural characterization of pulsed electrodeposited Au/Sn alloy thin films", *Materials Science and Engineering B(Switzerland)*, 90(3), pp. 309-320(2002).
11. G.Holmbom, J.A.Abys, H.K.Straschil and M.Svensson, "Electrodeposition growth morphology and melting characteristics of gold-tin eutectic alloys", *Plating and Surface Finishing*, April, pp. 66-73(1998).
12. J.Ferreria, H.Seroco, F.B.Fernandes, R.Martins, E. Fortunato, A.P.Marvao and J.I.martins, "Production of low cost contacts and joins for large area devices by electrodeposition of Cu and Sn", *Applied Surface Science*, 168, pp. 292-295(2002).
13. S.Akhlaghi and D.G.Ivey, "Effect of processing parameter on the electroplating of Au-Sn solders", *Plating and Surface Finishing*, July, pp. 36-39(2003).
14. Y.Fukumoto, M.Fujita and T.Hayashi, "Electrodeposition of Nickel-Titanium alloys from an aqueous (NH<sub>4</sub>)<sub>2</sub>TiF<sub>6</sub> bath", *Proceed. of Int'l Conf. on Electrodeposition and Electroforming*, India, pp. 491-504(1986).
15. B.F. Rothschild and D.Sanders, "High throwing power solder-tin lead-plating solution", *Plating*, 56, pp. 1363-1369(1969).
16. J.L.Puippe and W.Fluehmann, "Electrodeposition and properties of a silver-tin alloy", *Plat. and Surface Finishing*, 70(1), pp. 46-48(1983).
17. C.J.Evans, "Development in Sn-Pb plating", *Electroplating and Metal Finishing*, 25(6), pp. 29-31(1972).
18. L.J.Durney ed., *Electroplating Engineering Handbook*, Van Nostrand Reinhold Co. 4th ed., pp. 405 (1984).
19. A.C.Tan, *Tin and solder plating in the semiconductor industry*, Chapman and Hall, London, pp. 241(1993).