• 한국정보과학회논문지:정보통신
• /
• 제36권1호
• /
• pp.24-33
• /
• 2009

패치-스티치(patch-and-stitch) 기법을 사용하는 위치추정 알고리즘에서 발생하는 플립오류는 두 패치를 하나의 좌표계로 통합하는 과정에서 패치가 잘못 뒤집혀 병합되는 경우에 발생한다. 본 논문은 플립오류의 발생을 억제하는 앵커프리(anchor free) 패치-스티치 위치추정 알고리즘을 제안한다. 제안하는 알고리즘은 두 단계를 거쳐서 플립 오류의 가능성을 제거한다. 첫째, 각각의 인접한 패치 쌍에 대해서 플립모호성(flip ambiguity) 검사를 통해 플립오류의 발생가능성이 높은 패치 쌍을 찾아낸다. 둘째, 전역적인 수준에서 플립충돌(flip conflict) 검사를 통해 플립 오류의 가능성이 높은 패치 쌍을 찾아낸다. 시뮬레이션을 통한 성능 평가는 제안하는 알고리즘이 기존 것에 비해 더 우수한 위치추정이 가능함을 보여준다.

• 한국지능시스템학회논문지
• /
• 제23권4호
• /
• pp.286-291
• /
• 2013

대시야 백색광간섭계(WSI ; White Light Scanning Interferometer)를 이용하여, Flip Chip Bump 검사 공정에 적용하는 것을 목적으로 한 인라인 형태의 플립칩 범프 3차원 검사 장치를 개발한다. 여러 서브스트레이트에 있는 플립칩 범프 높이 측정 결과와 이에 의한 동일한 여러 범프에 대한 반복성 측정 실험 결과를 제시한다. 테스트 벤치에서의 실험 결과와 개발된 플립칩 범프 3차원 검사 장치에서의 실험 결과를 비교하였으며 진동의 영향이 감소되어 개선된 반복성 실험 결과를 얻을 수 있었다. 플립칩 범프 3차원 검사 장치의 검사성능을 평가할 수 있는 기준을 제시한다.

• Bulletin of the Korean Chemical Society
• /
• 제27권1호
• /
• pp.87-92
• /
• 2006

Fas-associated death domain protein (FADD) recruits and activates procaspase-8 through interactions between the death effector domains of these two proteins. Cellular FLICE-inhibitory protein (c-FLIP) was identified as a molecule with sequence homology to caspase-8. It has been postulated that c-FLIP prevents formation of the competent death-inducing signaling complex in a ligand-dependent manner, through its interaction with FADD and/or caspase-8. However, the interaction of FADD and $c-FLIP_s$ (short form) in apoptosis signaling has been controversially discussed. We show the purification and the characterization of human full-length FADD and $c-FLIP_s$ expressed in Escherichia coli. The purified FADD and $c-FLIP_s$ are shown as homogeneity, respectively, in SDS-PAGE analysis and light-scattering measurements. The folding properties of the $\alpha$-helical structure of FADD and the super-secondary structure of $c-FLIP_s$ proteins were characterized by circular dichroism spectroscopy. Furthermore, we report here a series of biochemical and biophysical data for FADD-$c-FLIP_s$ binding in vitro. The binding of both FADD and $c-FLIP_s$ proteins was detected by BIAcore biosensor, fluorescence measurement, and size-exclusion column (SEC).

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권2호
• /
• pp.102-106
• /
• 2003

This paper describes novel low-power high-speed flip-flop called dual edge-triggered NAND keeper flip-flop (DETNKFF). The flip-flop achieves substantial power reduction by incorporating dual edge-triggered operation and by eliminating redundant transitions. It also minimizes the data-to-output latency by reducing the height of transistor stack on the critical path. Moreover, DETNKFF allows negative setup time to provide useful attribute of soft clock edge by incorporating the pulse-triggered operation. The proposed flip-flop was designed using a $0.35{\;}\mutextrm{m}$ CMOS technology. The simulation results indicate that, for the typical input switching activity of 0.3, DETNKFF reduces power consumption by as much as 21 %. Latency is also improved by about 6 % as compared to the conventional flip-flop. The improvement of power-delay product is also as much as 25 %.

• 전기의세계
• /
• 제13권3호
• /
• pp.21-27
• /
• 1964

A method of triggering a series connected complementary transister flip-flop is described. Also measurements have been made for the operation region with respect to the input pulse variation. This circuit is compared with a Eccles-Jordan flip-flop when it used as a Nixie tube driver of a neon lamp driyer.

• 한국전자통신학회논문지
• /
• 제14권5호
• /
• pp.907-916
• /
• 2019

본 논문은 CNOT 게이트만을 사용해 모든 다중비트플립 오류들로부터 표적큐비트를 완벽하게 보호할 수 있는 새로운 5-큐비트 다중비트플립코드를 제안하였다. 제안한 다중비트플립코드는 기존의 단일비트플립코드에서와 같이 근원오류부에 Hadamard 게이트 쌍들을 임베딩 할 경우에 쉽게 다중위상플립코드로 확장될 수 있다. 본 논문의 다중비트플립코드와 다중위상플립코드는 4 개 보조큐비트들에 의한 상태벡터 오류정보를 공유한다. 이 4-큐비트 상태벡터들은 Pauli X와 Z 정정이 수반되는 모든 다중플립오류들이 특정 근원오류를 공통으로 포함하는 특성을 반영한다. 이 특성을 이용해 본 논문은 Pauli X와 Z 근원오류의 검출과 정정을 단 3개의 CNOT 게이트로 배치 처리함으로써 다중플립 오류정정을 위한 QECC 설계에도 불구하고 저비용 실현이 가능함을 보였다. 본 논문이 제안한 5-큐비트 다중비트플립코드와 다중위상플립코드는 100% 오류정정율과 50% 오류판별율 특성을 보였다. 이 논문에 제시된 모든 QECC는 QCAD 시뮬레이터를 사용해 검증되었다.

• BMB Reports
• /
• 제47권9호
• /
• pp.488-493
• /
• 2014

Adaptor protein FADD forms the death inducing signaling complex (DISC) by recruiting the initiating caspases-8 and -10 through homotypic death effector domain (DED) interactions. Cellular FLICE-inhibitory protein (c-FLIP) is an inhibitor of death ligand-induced apoptosis downstream of death receptors, and FADD competes with procaspase-8/10 for recruitment for DISC. However, the mechanism of action of FADD and c-FLIP proteins remain poorly understood at the molecular level. In this study, we provide evidence indicating that the death effector domain (DED) of FADD interacts directly with the death effector domain of human c-FLIP. In addition, we use homology modeling to develop a molecular docking model of FADD and c-FLIP proteins. We also find that four structure-based mutants (E80A, L84A, K169A and Y171A) of c-FLIP DEDs disturb the interaction with FADD DED, and that these mutations lower the stability of the c-FLIP DED.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.35-42
• /
• 2005

본 논문에서는 전력소모 감소 및 강건성 (robustness) 향상을 위한 새로운 구조의 플립-플롭을 제안한다. 가변 샘플링 윈도우 플립-플롭(Variable sampling window flip-flop, VSWFF)은 입력 데이터에 따라 샘플링 윈도우의 폭을 변화시켜 강인한 데이터-래치 동작을 제공할 뿐 아니라 더욱 짧은 hold time을 갖는다. 또한, 이 플립-플롭은 입력 스위칭 행위(input switching activity)가 큰 경우에 기존의 저전력 플립-플롭보다 내부 전력소모를 감소시킬 수 있다. 클럭 진폭 감쇄형 가변 샘플링 윈도우 플립-플롭(Clock swing-reduced variable sampling window flip-flop, CSR-VSWFF)은 작은 스윙 폭의 클럭을 사용함으로써 클럭분배망(clock distribution network)의 전력소모를 감소시킬 수 있다. 기존의 클럭 진폭 감쇄형 플립-플롭(Reduced clock swing flip-flop, RCSFF)과 달리, 제안된 플립-플롭은 공급전압만으로 동작하므로 고전압의 발생 및 분배로 인한 설계 상의 비용증가를 제거한다. 시뮬레이션 결과, 기존의 플립-플롭과 비교하여 더욱 좁은 샘플링 윈도우에서도 불변의 지연값(latency) 을 유지하고 전력-지연 곱(power-delay product, PDP)이 개선됨을 확인하였다. 제안된 플립-플롭의 성능을 평가하기 위하여 $0.3\mu m$ CMOS 공정기술을 이용하여 테스트 칩을 설계하였으며, 실험 결과, VSWFF는 입력 스위칭 행위가 최대일 때 전력소모가 감소하며 CSR-YSWFF를 이용하여 설계된 동기 카운터는 부가 고전압의 사용 없이 전력소모가 감소됨을 확인하였다.

• Journal of Welding and Joining
• /
• 제20권4호
• /
• pp.498-504
• /
• 2002

Fluxless flip chip bonding process using plasma treatment instead of flux was investigated. The effect of plasma process parameters on tin-oxide etching characteristics were estimated with Auger depth profile analysis. The die shear test was performed to evaluate the adhesion strength of the flip chip bonded after plasma treatment. The thickness of oxide layer on tin surface was reduced after Ar+H2 plasma treatment. The addition of H2 improved the oxide etching characteristics by plasma. The die shear strength of the plasma-treated Sn-Pb solder flip chip was higher than that of non-treated one but lower than that of fluxed one. The difference of the strength between plasma-treated specimen and non-treated one increased with increase in bonding temperature. The plasma-treated flip chip fractured at solder/TSM interface at low bonding temperature while the fracture occurred at solder/UBM interface at higher bonding temperature.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제6권2호
• /
• pp.74-78
• /
• 2006

This paper presents a high-speed pulse-based flip-flop with pseudo MUX-type scan compatible with the conventional master-slave flip-flop with MUX-type scan. The proposed flip-flop was implemented as the standard cell library using Samsung 130nm HS technology. The data-to-output delay and power-delay-product of the proposed flip-flop are reduced by up to 59% and 49%, respectively. By using this flop-flop, ARM11 softcore has achieved the maximum 1GHz operating speed.