• 한국정보통신학회논문지
• /
• 제14권1호
• /
• pp.183-190
• /
• 2010

본 논문에서는 외부 프로그램 전압으로 프로그램 가능한 로직 공정 기반의 eFuse OTP 셀을 제안하였다. 기존의 eFuse OTP 메모리 셀은 eFuse의 양극 (anode)에 연결된 SL (Source Line)으로 SL 구동회로의 전압강하를 거치면서 프로그램 데이터가 공급된 반면, 새롭게 제안된 eFuse 셀은 NMOS 프로그램 트랜지스터의 게이트에 프로그램 데이터가 공급되고 eFuse의 양극에 3.8V의 외부 프로그램 전압 (FSOURCE)이 전압강하 없이 공급된다. 그리고 제안된 셀의 FSOURCE 전압은 읽기 모드에서 0V 또는 플로팅 상태를 유지한다. 한편 본 논문에서는 FSOURCE 핀의 전압이 플로팅 상태인 경우는 회로적으로 0V로 바이어싱 하는 클램프 회로를 제안하였고, 로직 전압인 VDD (=1.8V)와 FSOURCE전압 사이에 스위칭 해주는 VPP 스위칭 회로를 제안하였다. 동부하이텍 $0.15{\mu}m$ generic 공정으로 설계된 8비트 eFuse OTP IP의 레이아웃 면적은 $359.92{\times}90.98{\mu}m^2$이다.

• 한국전기전자재료학회논문지
• /
• 제16권10호
• /
• pp.931-937
• /
• 2003

The principle of the superconducting vortex flow transistor (SVFT) is based on control of the Abrikosov vortex flowing along a channel. The induced voltage is controlled by a bias current and a control current, instead of external magnetic field. The device is composed of parallel weak links with a nearby current control line. We explained the process to get an I-V characteristic equation and described the method to induce the external and internal magnetic field by the Biot-Savarts law in this paper. The equation can be used to predict the I-V curves for fabricated device. From the equation we demonstrated that the current-voltage characteristics were changed with input parameters. I-V characteristics were simulated to analyze a SVFT with multi-channel by a computer program.

• 전자공학회논문지S
• /
• 제34S권5호
• /
• pp.94-103
• /
• 1997

It is necesary that analog buffer circuit should drive an external load in the VLSI design such as switched capacitor efilter (SCF), D/A converter, A/d converter, telecommunicatin circuit, etc. The conventional CMOS buffer circuit have many probvlems according as CMOS technique. Firstly, Capacity of large load ar enot able to opeate well. The problem can be solve to use class AB stages. But large load are operated a difficult, because an element of existing CMOS has a quadratic functional relation with inptu and outut voltage versus output current. Secondly, whole circuit of dynamic rang edecrease, because a range of inpt and output voltages go down according as increasing of intergration rate drop supply voltage. In this paper suggests that new differential CMOS line driver make out of operating an external of large load. In telecommunication's chip case transmission line could be a load. It is necessary that a load operate line driver. The proposal circuit is planned to hav ea high generation power rnage of voltage with preservin linearity. And circuit of capability is inspected through simulation program (HSPICE).

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.687-691
• /
• 2011

본 논문에서는 아날로그 트리밍용으로 사용되는 $0.18{\mu}m$ generic 공정 기반의 EM(Electro-Migration)과 eFuse의 저항 변동을 고려한 8bit eFuse OTP (One-Time Programmable) 메모리를 설계하였다. eFuse OTP 메모리는 eFuse에 인가되는 program power를 증가시키기 위해 external program voltage를 사용하였으며, 프로그램되지 않은 cell에 흐르는 read current를 낮추기 위해 RWL (Read Word-Line) activation 이전에 BL을 VSS로 precharging하는 방식과 read NMOS transistor를 최적화 설계하였다. 그리고 프로그램된 eFuse 저항의 변동을 고려한 variable pull-up load를 갖는 sensing margin test 회로를 설계하였다. 한편 eFuse link의 length를 split하여 eFuse OTP의 프로그램 수율 (program yield)을 높였다.

• 한국정보전자통신기술학회논문지
• /
• 제9권4호
• /
• pp.419-427
• /
• 2016

본 논문에서는 저면적 64bit MTP IP를 설계하였다. 저면적 설계기술로는 MTP cell의 inhibit voltage를 기존의 VPP/3과 VNN/3 전압 대신 모두 0V를 사용하므로 VPPL(=VPP/3) regulator 회로와 VNNL(VNN/3) charge pump 회로를 제거하였다. 그리고 external pad를 이용하여 VPP program voltage를 forcing하므로 VPP charge pump 회로를 제거하였다. 또한 VNN charge pump는 VPP 전압을 이용하여 1-stage negative charge pump 회로로 pumping해서 -VPP의 전압을 공급하도록 설계를 하였다. 설계된 64bit MTP IP size는 $377.585{\mu}m{\times}328.265{\mu}m$(=0.124mm2)이며, DC-DC converter관련 layout size는 기존의 회로 대비 76.4%를 줄였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.852-855
• /
• 2012

본 논문에서는 FN(Fowler-Nordheim) 터널링 방식에 의한 program 동작과 band-to-band 터널링 방식에 의한 erase 동작을 수행하는 EEPROM IP용 DC-DC converter를 설계하였다. 로직전압으로 $1.5V{\pm}10%$의 저전압을 사용하는 EEPROM IP용 DC-DC converter는 charge pump 회로의 pumping stage 수와 pumping capacitance를 줄이기 위해 입력 전압으로 VDD 대신 VRD(Read Voltage)을 전압을 사용하는 방식을 제안하였다. VRD($=3.1V{\pm}0.1V$)는 5V의 external supply voltage를 voltage regulator 회로를 이용하여 regulation된 전압이다. 설계된 DC-DC converter는 write 모드에서 VPP(=8V)와 VNN(=-8V)의 전압을 출력한다.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.632-635
• /
• 2007

We have synthesized 4'-nitrobiphenyl-4-carboxylic acid (NBCA) and fabricated the hole-only device consisting of ITO/NBCA SAM/TPD (1500 ${\AA}$)/Al (500 ${\AA}$) and the organic light emitting diodes (OLEDs) consisting of ITO/NBCA SAM/TPD (600 ${\AA}$)/Alq3 (600 ${\AA}$)/Al (600 ${\AA}$). The prepared hole-only device with NBCA exhibited lower driving voltage than the device with 4-nitrobenzoic acid (NBA). OLEDs using NBCA also show high external quantum efficiency.

• 조명전기설비학회논문지
• /
• 제15권5호
• /
• pp.41-45
• /
• 2001

본 논문은 전력계통의 조류해석시에 STATCOM과 UPEC의 모선전압 제어효과를 비교연구하였다. 시뮬레이션은 전력계통의 종합해석용 소프트웨어인 PSS/E를 사용하였으며, PSS/E에서 아직 제공하지 않는 UPFC의 모선 전압에 대한 효과를 해석하기 위해, 선로에서의 유효·무효전력과 모선의 전압이 적절히 제어되고 있는 상황에서 UPFC룰 동기조상기와 부하로 등가하여 나타내었다. 이러한 UPEC의 병렬 인버터가 설치된 모선의 전압제어뿐만 아니라 직렬 인버터를 통하여 선로의 유효·무효전력을 효과적으로 제어함으로써 전력계통의 조류해석시에 STATCOM 보다 넓은 범위의 모선전압을 효과적으로 제어할 수 있음을 확인할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 A
• /
• pp.155-157
• /
• 2001

This paper presents an comparative study on the effect of SSSC and UPFC to the power system static analysis. SSSC is used to control active power flow in transmission lines by controlling the phase angle of the injected voltage source which is in rectangular to the line current. UPFC is used to control the magnitude and phase of the injected voltage sources which are connected both in series and in parallel with the transmission line to control power flow and bus voltage. To compare the effect of SSSC and UPFC in power system static analysis, the PSS/E simulation program is used. As the FACTS device model such as SSSC and UPFC is not provided in PSS/E yet, an equivalent load model is used. This procedure is implemented by IPLAN which is an external macro program of PSS/E. The simulation results show that UPFC is more effective to improve bus voltage than SSSC in power system static analysis.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 추계학술대회 논문집 학회본부 A
• /
• pp.214-216
• /
• 2000

This paper presents an comparative study on the effect of STATCOM and UPFC to the power system static analysis. The effect of STATCOM can be analyzed with PSS/E program which is generally used in power system analysis, while UPFC model for static analysis is not provided yet. Thus, UPFC is equivalently represented as a synchronous condenser and load, while the active and reactive power of the specific transmission line and the voltage of the bus is controlled appropriately. This procedure is implemented by IPLAN which is an external macro program of PSS/E. The simulation results show that UPFC is more effective to control the bus voltage than STATCOM, because UPFC can control not only the bus voltage where the parallel inverter is installed but also the active and reactive power flow in the transmission line where the series inverter is installed.