• 한국수학교육학회지시리즈A:수학교육
• /
• 제58권2호
• /
• pp.319-335
• /
• 2019

이 논문에서는 초등학교 교과서에서의 가분성(divisibility) 개념을 중심으로, 개념적 사고의 과정을 그대로 Python 언어로 코딩하고 Computational Thinking (이하, CT) 중 하나인 자동화에 따른 계산의 효율성을 고찰하였다. 이로부터 얻을 수 있는 교육적 시사점은 다음과 같다. 수학적인 개념적 사고를 CT의 관점에서 생각해 보고, 또한 역으로 컴퓨터 과학에서 중시하고 있는 CT에서 수학적 개념을 추출해 볼 수 있는 쌍방향의 활동이 수학 중심의 코딩교육에서 필요하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1296-1299
• /
• 2002

We implemented a CD signal processor operated on a CAV 48-speed CD-ROM drive into a VLSI. The CD signal processor is a mixed mode monolithic IC including servo-processor, data recovery, data-processor, and I-bit DAC. For servo signal processing, we included a DSP core, while, for CAV mode playback, we adopted a PLL with a wide recovery range. Data processor (DP) was designed to meet the yellow book specification.［2］So, the DP block consists of EFM demodulator, C1/C2 ECC block, audio processor and a block transferring data to an ATAPI chip. A modified Euclid's algorithm was used as a key equation solver for the ECC block To achieve the high-speed decoding, the RS decoder is operated by a pipelined method. Audio playability is increased by playing a CD-DA disc at the speed of 12X or 16X. For this, subcode sync and data are processed in the same way as main data processing. The overall performance of IC is verified by measuring a transfer rate from the innermost area of disc to the outermost area. At 48-speed, the operating frequency is 210 ㎒, and this chip is fabricated by 0.35 um STD90 cell library of Samsung Electronics.

• 대한수학교육학회지:학교수학
• /
• 제5권4호
• /
• pp.421-440
• /
• 2003

본 논문에서는 비 개념이 역사적으로 어떤 의미를 가지고 있으며, 비에 대한 생각이 어떻게 변화되어 왔는지 살펴본다. 또한 비에 대한 여러 가지 수학적 의미를 찾아보고, 비 개념의 본질이 어떠해야 하는지를 알아본다. 그리고 비례적 추론의 직관적 근원과 발달 과정을 찾아보고 비 개념의 심리적 측면을 분석해 봄으로써 비 개념 지도와 관련하여 교육적 시사점을 탐구한다.

• 대한전자공학회논문지
• /
• 제25권10호
• /
• pp.1216-1224
• /
• 1988

本 論文에서는 多値論理 函數를 계산하기 위해 GF ($2^m$)上의 元素生成, 加算, 裵算 및 除算에 대한 알고리듬을 제시하고 이 알고리듬에 의한 加算과 裵算의 결과를 ROM 構造의 電流방식 CMOS 回路로 設計하였다. 제시된 황算 알고리듬은 GF ($2^m$)上에서 多値論理 函數의 계산에 있어서 표조사방법이나 유클리드 알고리듬이 要하는 많은 양의 계산을 決數 m의 증가에 관계없이 범용 컴퓨터를 이용해 비교적 용이하게 처리할 수 있다. 또한 제시한 ROM 構造의 電流방식 CMOS 回路로 대칭적 多値論理値表 回路設計에 적합하고 GF ($2^m$)上의 加算 및 裵算을 동시에 실현할 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제11권2호
• /
• pp.107-112
• /
• 2011

$n=pq$인 합성수 을 크기가 비슷한 p와 q로 소인수분해하는 것은 매우 어려운 문제이다. 대부분의 소인수분해 알고리즘은 $a^2{\equiv}b^2$ (mod $n$)인 제곱 합동이 되는 ($a,b$)를 소수의 곱 (인자 기준, factor base, B)으로 찾아 $a^2-b^2=(a-b)(a+b)$ 공식에 의거 유클리드의 최대공약수 공식을 적용하여 $p=GCD(a-b,n)$, $q=GCD(a+b,n)$으로 구한다. 여기서 ($a,b$)를 얼마나 빨리 찾는가에 알고리즘들의 차이가 있으며, B를 결정하는 어려움이 있다. 본 논문은 좀 더 효율적인 알고리즘을 제안한다. 제안된 알고리즘에서는 $n+1$을 3자리 소수까지 소인수분해하여 B를 추출하고 B의 조합 $f$를 결정한다. 다음으로, $a=fxy$가 되는 값을 $\sqrt{n}$ < $a$ < $\sqrt{2n}$ 범위에서 구하여 $n-2$의 소인수분해로 $x$를 얻고, $y=\frac{a}{fx}$, $y_1$={1,3,7,9}을 구한다. 제안된 알고리즘을 몇 가지 사례에 적용한 결과 $\sqrt{n}$ < $a$를 순차적으로 찾는 기존의 페르마 알고리즘에 비해 수행 속도를 현격히 단축시키는 효과를 얻었다.

• 정보처리학회논문지B
• /
• 제19B권1호
• /
• pp.1-8
• /
• 2012

모자이크란 여러 가지 빛깔의 재료를 조각조각 붙여서 무늬나 영상을 만드는 기법을 말하며, 최근에는 디지털 이미징 기술의 발달로 인하여 사진을 이용하여 영상을 만드는 포토 모자이크 기술들이 활용되고 있다. 본 논문에서는 적응적 타일링 및 블록 매칭을 통하여 포토 모자이크 영상을 만드는 컴퓨터 알고리즘을 제안한다. 제안한 알고리즘은 사진 데이터베이스의 생성 단계와 포토 모자이크 생성 단계로 구성된다. 사진 데이터베이스란 모자이크에 사용되는 사진(또는 타일)을 의미하며, 타일을 $4{\times}4$로 분할한 후에 각 영역의 RGB 평균값을 특징값으로 저장한다. 포토 모자이크 생성 단계는 입력 영상에 대하여 기 설정된 블록 크기로 분할한 후에 특징을 추출하는 과정, 인접한 블록들 사이의 유사도를 비교하여 병합하는 적응적 타일링 과정, 적응적 타일링을 통해 생성된 블록들을 사진 데이터베이스의 타일들과 유클리드 차이로 유사도를 비교하여 유사한 타일을 찾는 블록 매칭 과정 및 매칭된 타일의 명암값을 해당 블록의 명암값으로 교체하여 영상의 유사도를 높이는 밝기값 조정 과정으로 구성된다. 또한 인접 블록간 타일의 중복성을 최소화하는 기법을 적용하여 영상의 품질도 향상하였다. 제안한 알고리즘의 성능을 분석하기 위하여 안드레아 모자이크 소프트웨어와 비교하였고, 정량적인 분석 및 정성적인 분석에 있어서 제안한 알고리즘이 우수한 것으로 나타났다.

• 한국인터넷방송통신학회논문지
• /
• 제11권4호
• /
• pp.157-164
• /
• 2011

$n=pq$인 합성수 $n$을 $p$와 $q$로 소인수분해하는 것은 매우 어려운 문제이다. 대부분의 소인수분해 알고리즘은 $a^2{\equiv}b^2$ (mode $n$)인 제곱 합동이 되는 ($a,b$)를 찾아 $a^2-b^2=(a-b)(a+b)$ 공식에 의거 유클리드의 최대공약수 공식을 적용하여 $p=GCD(a-b,n)$, $q=GCD(a+b,n)$으로 구한다. 여기서 ($a,b$)를 얼마나 빨리 찾는가에 알고리즘들의 차이가 있다. 제곱합동의 기초가 되는 페르마 알고리즘은 $a^2-b^2=n$을 찾는다. 본 논문은 $a^2-b^2=kn$, ($k=1,2,{\cdots}$)를 찾는 방법을 제안하였다. 제안된 방법에서 $b$는 5의 배수로 $b_1=0$ 또는 5가 반드시 한 개는 존재한다고 가정한다. 첫 번째로, $n_2n_1$에 대해 $b_1=0$와 $b_1=5$을 만족하는 $kn$을 구하여 $k$를 결정한다. 두 번째로, $a^2-b^2=kn$이 되는 $a_2a_1$을 결정한다. 세 번째로, $kn$ < $a^2$ < $(k+1)n$ 범위에 속하는 $\sqrt{kn}$ < $a$ < $\sqrt{(k+1)n}$의 범위를 결정하여 $a_2a_1$ 값들에 대해 $a^2-b^2=kn$으로 ($a,b$)를 구한다. 제안된 알고리즘을 몇 가지 사례에 적용한 결과 페르마 알고리즘에 비해 수행 속도를 현격히 단축시키는 효과를 얻었다.

• 전자공학회논문지CI
• /
• 제47권1호
• /
• pp.1-14
• /
• 2010

3D 콘텐츠 산업 분야의 급격한 성장과 더불어, 3D 콘텐츠 인증 및 신뢰, 검색을 위한 콘텐츠 해싱 기술이 요구되어지고 있다. 그러나 영상 및 동영상과 같은 2D 콘텐츠 해싱에 비하여 3D 콘텐츠 해싱에 대한 연구가 아직까지 미비하다. 본 논문에서는 키 기반의 3D 표면 계수 분포를 이용한 강인한 3D 메쉬 모델 해싱 기법을 제안한다. 제안한 기법에서는 기본적인 Euclid 기하학 변환에 강인한 3D SSD와 표면 곡률의 평면계 기반의 블록 표면 계수를 특징 벡터로 사용하며, 이를 치환 키 및 랜덤 변수 키에 의하여 최종 이진 해쉬를 생성한다. 실험 결과로부터 제안한 해싱 기법은 다양한 기하학 및 위상학 공격에 강인하며, 모델 및 키별로 해쉬의 유일성을 확인하였다.

• 한국통신학회논문지
• /
• 제28권2A호
• /
• pp.80-85
• /
• 2003

본 논문에서는 GF(2m) 상에서의 ECC 암호화 알고리즘을 지원하기 위한 GFAU(Galois Field Arithmetic Unit)의 구조를 제안한다. GFAU는 GF(2m)상에서의 덧셈, 곱셈, 나눗셈을 수행하며 동시에 두 개의 덧셈이나 두 개의 곱셈, 또는 하나의 덧셈과 하나의 곱셈을 동시에 처리할 수 있는 능력을 가지고 있다. 기본 구조는 변형된 유클리드 알고리즘의 나눗셈기를 기반으로 제안되었으며, 이 기본구조에 곱셈기 및 덧셈기의 기능을 추가하여 제어부와 함께 구현되었다. GF(2193)을 위한 GFAU는 Verilog-HDL를 이용하여 하향식설계방식으로 구현되었고 C-언어로 작성된 사이클 단위 시뮬레이터를 이용하여 개선되고 검증되었다. 검증된 모델은 삼성 0.35um, 3.3V CMOS 표준 셀 라이브러리로 합성되었으며 최악조건 3.0V, 85$^{\circ}C$ 에서 104.7MHz의 주파수에서 동작하며, 전체 게이트 수는 약 25,889이다.

• 한국통신학회논문지
• /
• 제28권4C호
• /
• pp.365-373
• /
• 2003

본 논문에서는 수정 유클리드 알고리즘을 기반으로 임의의 메시지 길이 k 뿐 아니라 임의의 블록 길이 n를 갖는 RS 부호를 복호할 수 잇는 적응형 RS 복호기를 설계한다. 설계된 복호기는 임의의 길이를 갖는 단축형 RS 부호의 복호 전에 영들을 추가하지 않아도 되므로 단축형 RS 부호에 특히 유리하다. 또한 이들 RS 부호의 오류정정 능력 t의 값을 매 부호어 블록마다 실시간으로 변화시킬수 있으므로 응답 채널이 유용한 경우 채널의 시변 잡음 레벨에 적응적으로 오류 정정 능력을 변화시킬 수 있다. 제시된 복호기 구조는 수정 유클리드 알고리즘에 기반한 4단계는 파이프라인 처리를 수행한다 : (1) 신드롬 계산 (2) MEA 블록 (3) 에러크기 계산 (4) 복호기 실패 검사. 각 단계는 가변 길이의 RS 복호에 적합한 구조를 갖도록 설계된다. 수정 유클리드 알고리즘(MEA) 블록의 새로운 구조를 제시하고, 에러의 크기 계산을 위한 다항식 평가를 위해 역순 출력을 갖는 다항식 평가 회로를 채용한다. MEA 블록은 연산 셀들의 멀티플렉싱 기법과 배속의 전용 클럭 기법(overclocking)을 적용하여 간단한 하드웨어로써 처리 속도를 유지하도록 하였다. 최대 오류정정 능력이 10인 GF($2^8$) 상의 적응형 RS 부호를 VHDL로 설계하고, FPGA에 성공적으로 합성하였다.