• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 반도체 재료 센서 박막재료 전자세라믹스
• /
• pp.150-152
• /
• 2004

The number of layers in rigid PCB(printed circuit board) is restricted, so the number of components can be embedded in module is restricted also. But using flexible multilayer PCB, the layers over than 7 can be evaluated. In this study, to verify the possibility of application of flexible multilayer PCB to RF modules, multilayered embedded capacitor is fabricated and analyzed. The characteristics of embedded capacitor is analyzed and compared to that of MLCC and LTCC capacitor. Embedded capacitor has better electrical features than MLCC and compatible one to LTCC capacitor.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2006년도 SMT/PCB 기술세미나
• /
• pp.1-14
• /
• 2006

[ $\blacklozenge$ ] PCB에 있어서 Embedded passive 는chip을 직접 내장하는 방법과 특별한 특성을 갖는 재료 및 공법을 사용하여 chip 응 대치하는 방법이 있다. $\blacklozenge$ Embedded passive PCB가 적용될 수 있는 유력한 적용 분야는 소형화가가 요구되는 분야와 고속 특성이 요구되는 분야를 들 수 있고, 따라서, Module, SOP/SIP, Package substrate 등이 우선적으로 적용될 수 있는 분야다. $\blacklozenge$ Embedded capacitor를 적용한 경우, 일반적인 chip capacitor를 적용한 경우보다 더 좋은 전기적인 특성(SRF, Q)을 얻을 수 있으며, solder joint 등의 영향을 포함하면 더욱 좋은 특성이 얻어질 수 있다. $\blacklozenge$ Embedded passive 의 상용화를 위해서, 공차를 관리하는 방법의 개발과 공차에 대한 합리적인 규격을 설정하는 것이 우선 과제이다. $\blacklozenge$ Embedded resistor 의 경우, Laser trim을 적용하여 ${\pm}\;5\%$ 또는 그 이하의 공차를 실현할 수 있고, $30\;K\Omega/sq$. 의 고저항의 적용까지 가능하다. $\blacklozenge$ 고속 신호에서의 noise 감소, module, SIP/SOP 의 소형화를 실현하는데 Embedded passive(혹은 active)PCB 가 기여 할 수 있을 것이고, 이를 위하여 Set 업체, PCB 업체, 재료 업체간의 지속적인 협조가 필요할 것이다.

• 대한전자공학회논문지TE
• /
• 제42권4호
• /
• pp.1-6
• /
• 2005

최근 저항이나 캐패시터와 같은 수동소자를 PCB의 내층에 제조하는 임베디드 패시브 기술이 고성능의 IT 제품을 제조하는데 사용되고 있다. 그런데 임베디드 캐패시터는 정전용량 밀도가 낮아 회로소자로서의 전반적인 응용에 한계가 있다. 본 논문에서는 이러한 한계를 극복하기 위하여 wrinkle형의 전극과 유전체 층을 가진 새로운 임베디드 캐패시터를 제안하였다. FEM 기법을 사용하여 wrinkle형 임베디드 캐패시터의 정전용량 밀도를 평가하였다. Wrinkle형 임베디드 캐패시터는 기존의 평면형 임베디드 캐패시터에 비하여 25.6%$\sim$39.6% 정도 큰 정전용량 밀도를 나타내었다. 특히, thin film형 임베디드 캐패시터에 wrinkle 구조를 적용할 때 정전용량 밀도가 보다 많이 향상되었다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2006년도 SMT/PCB 기술세미나
• /
• pp.33-51
• /
• 2006

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.72-77
• /
• 2008

본 논문에서는 Embedded resistor 적용을 위한 오개닉 기판 위에 캐버티(Cavity) 공정에 의해서 형성된 균일한 두께를 갖는 저항체의 제조 방법과 저항편차에 대해서 조사했다. 기존의 스크린 프린팅에 의해서 발생하는 PCB의 위치에 따른 저항값의 편차를 개선하기 위하여 캐버티 공정을 소개했다. 원하는 모양과 부피를 갖는 저항은 스크린 프린팅과 페이스트를 이용하여 cavity 공정에 의해 정확하게 형성되어 졌다. 이 방법은 PCB의 생산 공정시간을 줄일 수 있고, 스크린 프린팅의 정밀도에 의한 큰 영향 없이 빠르게 공정 조건을 배치할 수 있으므로써 생산량을 개선시킬 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 C
• /
• pp.1301-1302
• /
• 2006

In this paper, embedded spiral inductors are investigated into the PCB substrate for low cost RF SOP applications. The spiral inductors designed with geometrical variations were simulated, fabricated, measured, and characterized by using 3D EM simulator, 8 layered PCB standard process and HP 8510B network analyzer (or verifying their applicability. The fabricated embedded spiral inductor has inductance of 9.4 nH at 800MHz, maximum quality factor of 64.8 at 1.09GHz and self resonant frequency of 3.93GHz, respectively. As the measured inductances and quality factors are well matched with simulated ones. PCB embedded spiral inductors are promising for advanced electronic systems with various functionality, low cost, small size and volume.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
• /
• pp.270-270
• /
• 2007

전자 산업의 발달로 인해 전자기기에 소형화, 경량화 및 다기능화가 요구되면서 민쇄회로기판(PCB)에도 고밀도화, 고집적회가 필요하게 되었다. 이에 따라 embedded passive 기술을 이용하여 기판 내부에 가능한 많은 수동소자들을 실장시키려는 노력이 진행되어지고 있다. 가장 수요가 많은 capacitor의 경우 부피와 전기적 특성 측면에서 내장 효과가 가장 큰 passive 소자에 해당한다. 본 연구에서는 내장형 capacitor의 유전재료로서 중요한 $BaTiO_3$ powder를 filler로 사용하여 epoxy/BT 복합체에서 filler의 분율에 따른 유전상수률 측정하고, filler의 열처리에 따른 유전상수의 변화를 관찰하였다. 그러고 이들 복합체의 mixing rule과 미세구조 관찰을 통하여 기판용 RCC 소재로서의 적용성을 평가하고자 하였다.

• 마이크로전자및패키징학회지
• /
• 제19권3호
• /
• pp.77-82
• /
• 2012

본 연구에서는 칩을 기판에 내장하기 위해 상용화된 CSR사의 bluetooth chip을 이용하여 표면의 솔더볼을 제거하고 PCB소재와 공정을 이용하는 embedded active PCB 공정에 관한 연구를 하였다. 솔더볼이 제거된 칩과 PCB는 구리 도금 공정으로 연결되었으나 열 충격시 표면처리를 하지 않았을 시 칩의 표면과 ABF 간의 de-lamination 현상이 발견되었고, 이를 해결하기 위해 칩의 polyimide passivation layer에 디스미어와 플라즈마 공정을 이용하여 조도 형성을 하는 연구를 진행하였다. SEM(Scanning Electron Microscope) 과 AFM(Atomic Force Micrometer)을 통하여 표면을 관찰하였고, XPS(X-ray Photoelectron Spectroscopy)를 이용하여 표면의 화학적 구조의 변화를 관찰하였다. 실험결과 플라즈마 처리 시 표면 조도형성이 되었으나 그 밀도가 조밀하지 못하였지만 디스미어 공정과 함께 처리하였을 시 조도의 조밀도가 높아 열 충격을 가하였을 시에도 칩의 polyimide layer와 ABF간의 de-lamination 현상이 발견되지 않았다.

• 마이크로전자및패키징학회지
• /
• 제27권1호
• /
• pp.67-73
• /
• 2020

본 논문에서는 FEM(유한요소) 기법을 사용하여 FCCSP용 임베디드 PCB의 캐비티 구조와 프리프레그 재료의 종류에 따라 PCB에서 발생한 warpage와 von Mises 응력 해석을 수행하였다. 유한요소 해석에는 1/2 substrate 모델과 정적해석이 적용되었다. warpage 해석 결과에 의하면 칩이 실장되는 캐비티와 칩의 간격이 증가할수록 warpage가 증가하였고, 탄성계수와 열팽창계수가 높은 프리프레그 재료를 적용했을 때 warpage가 증가하였다. 응력의 해석결과에 따르면 칩이 실장되는 캐비티와 칩의 간격의 영향은 프리프레그 재료에 따라 다르게 나타났다. 즉 열팽창계수가 코어재료보다 월등히 높은 재료를 적용했을 때 칩이 실장되는 캐비티와 칩의 간격이 증가할수록 응력이 증가하였고, 열팽창계수가 코어재료보다 낮은 프리프레그를 적용하면 응력이 감소하였다. 이와 같은 결과는 신뢰성 관점에서 실장된 칩이 실장되는 캐비티의 구조와 프리프레그 재료간 상관관계가 있음을 시사하고 있다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2020년도 제62차 하계학술대회논문집 28권2호
• /
• pp.327-328
• /
• 2020

본 논문에서는 저전력 저비용 임베디드 환경에서 PCB 검사 기법을 제안한다. 특히, IC 미삽에 대한 검출 알고리즘을 제안하고 실험한다. 고사양의 컴퓨팅 시스템에서는 CNN과 같은 딥러닝 뉴럴 네트워크를 사용하여 특별한 알고리즘을 고려하지 않아도 대규모의 데이터를 입력함으로써 모델을 완성하고 이를 통해 PCB 검사를 수행할 수 있다. 그러나 데이터의 양이 충분하지 않거나 충분한 전력과 비용을 투입하지 못하는 임베디드 환경에서는 각 부품에 따른 컴퓨터 비전 알고리즘이 필요하다. IC의 경우 타부품에 비하여 형태가 직사각으로 정형화 되있으며 색상도 균일한 특징을 가지고 있기에 미삽에 대한 검출이 가능하다. 베어보드(Bare Board)의 색상과 IC 부품의 색상이 확연히 다를 경우에는 RGB 픽셀을 카운트 하는 히스토그램 카운팅 알고리즘만으로 검출이 가능하다. 베어보드의 색삭과 IC의 색상이 유사할 경우에는 베어보드의 핀 혹은 홀의 형태를 감지하여 검출이 가능하다. 본 논문에서는 베어보드의 색상와 IC의 색상이 같을 경우에 다를 경우를 나누어 미삽 검사를 수행하고 그 정확도를 확인한다.