• 한국레이저가공학회지
• /
• 제10권1호
• /
• pp.11-17
• /
• 2007

We presented the proper laser processing conditions for the capillary line marking, which could be applied for the fabrication of injection needles. With changing the parameters such as lamp current, duty cycle and beam amplification factor of beam expander, we evaluated the processing performance considering amount of dross, processing efficiency and processed linewidth in the sample. We could carry out the proper line marking at the condition of 70% lamp current, duty cycle of 7-10% and 6-times amplification of beam diameter. To perform efficient line processing, the utilization of duty cycle of 12% at 80% lamp current was also preferred.

• 한국세라믹학회지
• /
• 제38권1호
• /
• pp.61-67
• /
• 2001

비대칭 펄스 직류 반응성 스퍼터링을 이용하여 상온에서 Si(100) 기판 위에 AlN 박막을 증착하였다. 100 kHz에서 200 kHz까지 펄스 주파수의 변화 및 70%에서 90%까지 duty cycle의 변화에 따른 아크 발생과 AlN 박막의 결정성 그리고 미세 조직을 관찰하였다. Duty cycle에서 양의 펄스 유지 시간이 증가함에 따라 증착 중에 아크 발생 빈도가 현저히 감소하였고 AlN 박막의 입자 크기와 결정상의 c축 배향성이 증가하였다. 반면에 펄스 주파수 변화에 따른 아크 발생은 일정한 경향을 나타내지 않았지만 전반적으로 많은 아크가 발생했다. 아크 발생 빈도가 늘어남에 따라 c축 배향성이 감소하였다. 양의 펄스 유지 시간과 펄스 주파수가 감소함에 따라 박막의 증착 속도는 증가하였으며 440$\AA$/min의 높은 증착 속도를 나타냈다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.605-606
• /
• 2006

Voltage Controlled Oscillator(VCO) plays an important role in today's communication systems. Especially, a Clock Generator(CG) in phase-locked loop(PLL) is usually realized by the VCO. This paper proposes a new VCO with a controllable duty cycle buffer, that can be adopted in low-power high-speed communication systems. Delay cell of the VCO is implemented with gilbert cell. Frequency dynamic range of the VCO is in the range of approximately $50MHz{\sim}500MHz$. Parameters with N-well CMOS 0.18-um process with 1.8V supply voltage was used for the simulations.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권2호
• /
• pp.139-144
• /
• 2013

Negative bias temperature instability (NBTI) has become a major factor determining circuit reliability. The effect of the NBTI on the circuit performance depends on the duty cycle which represents the stress and recovery conditions of each device in a circuit. In this paper, we propose an analytical model to perform more accurate duty cycle estimation at the gate-level. The proposed model allows accurate (average error rate: 3%) computation of the duty cycle without the need for expensive transistor-level simulations Furthermore, our model estimates the waveforms at each node, allowing various aging effects to be applied for a reliable gate-level circuit aging analysis framework.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2002년도 추계학술대회 논문집(I)
• /
• pp.684-689
• /
• 2002

This paper represents the life-cycle cost(LCC) of steel bridges which are located on the train-network. Corrosion problems are mainly considered in the steel members such as steel plate girder, box girder, truss and arch. Based on the current value, initial construction cost, maintenance cost and demolition cost are calculated and life-cycle costs are formulated for the several types of bridges. From the comparison on each LCC, an effective painting method is recommended for reducing the LCC of steel bridges. Even though the initial cost of Super Weather Resistance Heavy Duty Paintings (Resin Fluoride) is expensive, because of the long endurance, the LCC of steel bridges painted with Super Weather Resistance Heavy Duty Paintings (Resin Fluoride) is less than that painted with General Heavy Duty (Rubber Chloride).

• 전력전자학회논문지
• /
• 제28권1호
• /
• pp.59-67
• /
• 2023

This paper explores the variation of DC-Link current ripple analysis in terms of duty cycle and phase angle of Multi-phase/Multi-stage boost converter. A 2-Stage/1-Stage boost converter DC-Link current is used to determine the difference between the 1st stage diode current and the 2nd stage inductor current. Each stage boost converter diode and inductor current is subordinate to the phase angle and duty cycle. The magnitude of the ripple current is variable according to phase angle and duty cycle. The analysis results are verified by variation of DC-Link current ripple using a 1kW typical 2-stage/1-stage boost converter.

• 한국통신학회논문지
• /
• 제9권3호
• /
• pp.132-139
• /
• 1984

병렬 인덕터와 직렬공진회로를 부하로 갖는 E급 동조전력 증폭기의 duty cycle변화에 따른 콜렉터 전압과 전류, 기본 주파수 성분, 부하회로소자 및 출력전력능력에 관한 방정식을 유도하여 최적동작상태의 특성을 해석하며 실제 콜렉터 포화전압을 고려하여 duty cycle이 50%일 때 증폭효율이 90%이상된다는 것을 이론과 실험을 통하여 고찰하였다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.98-106
• /
• 2013

에너지 수확 모바일 센서 망에서 센서 노드간의 듀티-사이클 동기화는 매우 중요한 의미를 갖는다. 제한된 에너지를 효율적으로 사용하여 협력해야 하기 때문에 각 노드의 듀티-사이클이 서로 유사하게 동작되어야 한다. 이때 망을 구성하는 노드분포는 노드간의 연결뿐만 아니라 동기화에 의한 노드의 활동 시간, 그리고 망의 수명에 영향을 준다. 본 논문에서는 자기-동기화 듀티-사이클 기법을 적용한 에너지 수확 모바일 센서 망에서 망의 토폴로지를 변화시킨다. 단순 랜덤 토폴로지 망보다는 망이 담당하는 영역과 노드 밀집도에 따라서 노드의 분포를 균일하게 유지하는 알고리즘을 제시한다. 제시된 토폴로지 변환 알고리즘을 위하여 유체 흐름과 군집 분산 모델을 적용하고 에이전트 기반 모델링을 이용하여 성능분석을 시행한다. 또한 제안된 알고리즘을 자기-동기화 듀티-사이클 기반 모바일 센서 망에 적용하여 노드 간 동기화 특성이 강화되고 에너지 소비 편차의 감소를 확인한다.

• Journal of Power Electronics
• /
• 제17권2호
• /
• pp.368-379
• /
• 2017

In this paper, a direct torque control algorithm with novel duty cycle-based modulation is proposed for permanent magnet synchronous motor drives fed by neutral-point clamped three-level inverters. Compared with the standard DTC, the proposed algorithm can suppress steady-state torque ripples as well as ensure neutral-point potential balance and smooth vector switching. A unified torque/flux evaluation table with multiple voltage vectors and precise control levels is established and used in this method. This table can be used to evaluate the effects of duty-cycle vectors on torque and flux directly, and the elements of the table are independent of the motor parameters. Consequently, a high number of appropriate voltage vectors and their corresponding duty cycles can be selected as candidate vectors to reduce torque ripples by looking up the table. Furthermore, small vectors are incorporated into the table to ensure the neutral-point potential balance with the numerous candidate vectors. The feasibility and effectiveness of the proposed algorithm are verified by both simulations and experiments.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.9-15
• /
• 2009

본 논문에서는 고속 ATC(Automatic Threshold Control) 회로 구조를 고안하고 이를 이용하여 고속 ATC 기능을 갖는 버스트 모드 제한증폭기를 설계하였고, $0.8{\mu}m$ SiGe BiCMOS 상용 파운드리 기술을 이용하여 제작하였다. 제작된 버스트 모드 제한증폭기는 $PRBS=2^7-1$에서 무에러(error free)의 아이를 보였고, 160ps이내의 지터 특성과 95ps이내의 상승/하강시간을 보였다. ATC특성 측정결과 버스트 데이터의 신호의 초기부터 안정되게 파형을 잘 잡아낼 정도로 빠른 ATC동작이 이루어지고 있어 고안한 ATC회로의 고속특성을 확인할 수 있었다. 그러나 버스트 초기에서 듀티사이클 왜곡이 발생했고, 입력 신호의 크기가 커짐에 따라 듀티사이클이 59%까지 증가하는 특성을 보였다. 그러나 10 사이클이 지난 후에는 모든 입력 신호의 크기에 대해 듀티사이클이 52% 이내로 안정화되고 있음을 확인하였다