• 한국정보통신학회논문지
• /
• 제6권2호
• /
• pp.151-158
• /
• 2002

본 논문에서는 저 위상잡음과 고안정 특성을 나타내는 디지털 MMDS용 위상고정 발진기를 설계하였으며 전압제어 발진기용 능동소자의 비선형 등가모델에 의하여 저 위상잡음 파라미터와 안정된 전압제어 발진기의 필요충분 조건을 분석하였다. 설계된 전압제어 발진기에 위상고정루프를 적용하여 위상고정 마이크로파 발진기를 구현하였으며 고안정 전압제어 발진기에 대하여 시뮬레이션한 결과 －90dBc/Hz @ 10KHz의 위상잡음을 보였으며 위상고정 마이크로파 발진기에 대한 실험 결과 －85dBc/Hz @ 10KHz의 위상잡음을 얻었다. 고안정도와 저 위상잡음특성을 나타내는 위상고정 마이크로파 발진기의 설계모델을 디지털 MMDS 단말기용 고안정 주파수 합성기로 응용할 수 있음을 보였다.

• 대한전자공학회논문지SD
• /
• 제42권11호
• /
• pp.9-16
• /
• 2005

이 논문에서는 다중 동작 주파수를 갖는 고성능 저전력 SoC에 사용 가능한 광대역 입출력 주파수를 지원하는 프로그램머블 PLL 기반의 클록킹 회로을 제안하였다. 제안된 클록 시스템은 이중 전하펌프를 이용 locking 시간을 감소시켰고, 광대역 주파영역에서 동작이 가능하도록 하였다. 칩의 저 전력 동작을 위해 동작 대기모드 시에 불필요한 PLL 회로를 지속적으로 동작시키지 않고 relocking 정보를 DAC를 통해 보존하고 불필요한 동작을 억제하였고, 대기모드에서 빠져나온 후 tracking ADC(Analog to Digital Converter)를 이용하여 빠른 relocking이 가능하도록 설계하였다. 또한 프로그램머블하게 출력 주파수를 선택하게 하는 구조를 선택하여 저 전력으로 최적화된 동작 주파수를 지원하기 위한 DFS(Dynamic frequency scaling) 동작이 가능하도록 클록 시스템을 설계하였다. 제안된 PLL 기반의 클록 시스템은 $0.35{\mu}m$ CMOS 공정으로 구현하였으며 2.3V의 공급전압에서 $0.85{\mu}sec\~1.3{\mu}sec$($24\~26$사이클)의 relocking 시간을 가지며, 파워다운 모드 적용 시 PLL의 파워소모는 라킹 모드에 비해 $95\%$이상 절감된다. 또한 제안된 PLL은 프로그래머블 주파수 분주기를 이용하여 다중 IP 시스템에서의 다양한 클록 도메인을 위해 $81MHz\~556MHz$의 넓은 동작 주파수를 갖는다.

• 한국정보통신학회논문지
• /
• 제4권3호
• /
• pp.527-536
• /
• 2000

본 논문에서는 마이크로파용의 전계효과 트랜지스터를 사용한 저잡음 주파수 변환기의 설계에 대하여 논의한다. 높은 안정도의 유전체공진기를 사용하였고 중간주파수단에서 불필요한 발진을 막기위해 대역통과 여파기를 사용하였다. 공진 주파수가 12.3GHz인 마이크로스트립 안테나를 믹서와 함께 동일한 기판 위에 집적시켰으며 고전자 이동 트랜지스터 3개를 사용한 저잡음 증폭기를 안테나 뒤에 부가하였다. 국부발진기의 출력주파수는 Ku 대역용으로서 11.3GHz로 하였다. 측정결과 12.0GHz에서 12.7GHz에 걸쳐 약 7～12dB의 이득을 보였으며, 중간주파수단에서의 잡음지수는 6dB이었다. 설계된 모델은 다이오드형 믹서에 비해 변환손실이 적었으며, 디지털 방송 및 통신시스템에 적용될 수 있을 것이다.

• 조명전기설비학회논문지
• /
• 제26권8호
• /
• pp.1-7
• /
• 2012

In this paper, a new LED driving circuit which is able to control dimming of LED is proposed using charge pump. The proposed LED driving circuit steps down the input voltage to operate LED without DC-DC converter. The operation of this driving circuit is verified by P-Spice simulation, and the characteristics of the driving circuit is measured and evaluated in the experiments. As a result, the driving circuit efficiency of 88.5[%] is obtained when all LEDs are turned on by digital control method at the highest dimming level(255/255).

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1219-1225
• /
• 2001

본 논문에서는 BWLL 상향링크에 적용할 수 있는 버스트 QPSK 수신기의 동기알고리즘을 설계하였다. 본 논문에서 설계한 버스트 수신기는 디지털 다운컨버터와 정합필터 그리고 동기회로로 구성되어 있다. 동기회로의 경우 심벌 타이밍 복구를 위하여 가드너 알고리즘을 사용하였고 반송파 주파수 복구를 위하여 4승법을 사용하였으며 반송파 위상 복구는 DD알고리즘을 사용하였다. 성능 분석을 위하여 제안된 알고리즘에 대한 시뮬레이션 결과와 VHDL로 코딩되어 FPGA에 구현된 실제회로의 결과를 비교, 분석하였다. 성능분석 결과 주파수 옵셋이 심벌율의 4.7% 까지 동기기가 잘 동작하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.139-142
• /
• 2000

본 논문에서는 마이크로파 트랜시버용 자기발진믹서를 설계·제작하였다. 설계된 자기 발진기는 10.75GHz의 동작주파수에서 4.33dBm의 출력을 보였으며 위상잡음은 100KHz의 offset주파수에서 -102dBc/Hz의 특성을 보였다. 입사신호 11.7호z∼12.9GHz를 인가시켰을 때 If 주파수 950MHz∼2150MHz 범위에서 변화이득은 6dB로 나타났으며 설계된 SOM은 디지털 트랜시버 시스템의 하향변환기에 적용할 수 있음을 확인하였다.

• Journal of information and communication convergence engineering
• /
• 제10권2호
• /
• pp.194-199
• /
• 2012

This paper proposes a novel scheme of a gray scale fingerprint image for a high-accuracy capacitive sensor chip. The conventional grayscale image scheme uses a digital-to-analog converter (DAC) of a large-scale layout or charge-pump circuit with high power consumption and complexity by a global clock signal. A modified capacitive detection circuit for the charge sharing scheme is proposed, which uses a down literal circuit (DLC) with a floating-gate metal-oxide semiconductor transistor (FGMOS) based on a neuron model. The detection circuit is designed and simulated in a 3.3 V, 0.35 ${\mu}m$ standard CMOS process. Because the proposed circuit does not need a comparator and peripheral circuits, the pixel layout size can be reduced and the image resolution can be improved.

• 한국통신학회논문지
• /
• 제26권8B호
• /
• pp.1092-1099
• /
• 2001

본 논문에서는 무선 통신 시스템의 중간주파수 처리 단을 디지털로 신호 처리하는 DDC(Digital Down Converter)의 저전력 아키텍처를 제안한다. FIR 필터의 계산량을 줄이기 위해서 개발된 Interpolated FIR 필터가 DDC의 데시메이션 필터로 널리 사용되고 있다. 본 논문은 이와 같은 Interpolated FIR 필터의 개념이 IIR 필터에도 적용될 수 있음을 보이고, 전력 소모와 구현 면적이 기존의 Interpolated FIR 구조보다 더욱 감소된 Interpolated IIR 필터 구조를 제안하였다. CDMA IS-95 DDC 사양의 데시메이션 필터를 FIR 구조, Interpolated FIR 구조, IIR 구조, Interpolated IIR 구조로 구현하여 이 4가지 구조들의 전력소모와 구현 면적을 비교하였으며 제안된 Interpolated IIR 구조가 기존의 Interpolated FIR 구조에 비하여 15.2%의 소모전력 감소와 35.3%의 구현면적의 감소를 달성할 수 있음을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.75-76
• /
• 2006

A new broadcasting standard for Digital Multimedia Broadcasting(DMB) has been announced in Korea to provide audio, video, and data broadcasting services. There exist two types of DMB; terrestrial DMB and satellite DMB. And in order to service DMB on the single system, the integration of RF module is required. In this paper, we describe an integrated RF tuner module that can receive T-DMB and S-DMB at the same time, which includes an L-band down-converter, a Band III tuner, and a S-DMB tuner.

• 대한의용생체공학회:학술대회논문집
• /
• 대한의용생체공학회 1993년도 추계학술대회
• /
• pp.190-193
• /
• 1993

본 연구에서는 개인용 컴퓨터(PC), 모델(MODEM), 그리고 공중회선망(PSTN)을 이용하여 다수의 환자와 병원사이에 환자 정보 및 처방정보를 주고 받을 수 있는 시스템을 구성하였다. 시스템의 구성은 환자에게서 측정된 아나로그 신호를 Analog to Digital Converter에 의해 디지탈 신호로 변환 시킨후 공증회선망을 이용하여 의사 컴퓨터에 측정된 정보를 전해주고 의사의 처방등을 다시 공중회선망을 통해 서어비스받는 형식을 취했다. 본 논문에서는 크게 두가지 점에 초점을 두었다. 첫째로 아나로그신호인 심전도 (ECG:Electrocardiogram)를 컴퓨터에서 사용가능한 화일로 생성하고, 전송해서 치사의 모니터에 본래의 파형과 비교해 왜곡이 적은, 신호로 출력해 주는데 있고, 둘째는 거의 모든 메세지를 한글화 하였고, pull down menu 구동 방식을 채택하여 컴퓨터사용에 초보적인 사람들도 쉽게 사용할 수 있게 하였다.