• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1996년도 하계학술대회 논문집 A
• /
• pp.461-463
• /
• 1996

A FB-ZVS(Full Bridge Zero Voltage Switching) PWM DC/DC converter for electric vehicles is analyzed in this paper. The converter considered is a step-down DC/DC converter with the ratings of 3l2/I3.5V and 1.35kW. The steady state analysis of this converter is divided into six operating modes. Digital simulations using PSPICE are carried out to verify the steady-state analysis.

• 전기학회논문지
• /
• 제59권2호
• /
• pp.355-358
• /
• 2010

As CMOS technology continues to scale down, signal processing is favorably done in the digital domain, which requires Analog-to-Digital (A/D) Converter to be integrated on-chip. This paper presents a design methodology of 12-bit 1-MS/s Rail-to-Rail fully differential SAR ADC using Deep N-well Switch based on binary search algorithm. Proposed A/D Converter has the following architecture and techniques. Firstly, chip size and power consumption is reduced due to split capacitor array architecture and charge recycling method. Secondly, fully differential architecture is used to reduce noise between the digital part and converters. Finally, to reduce the mismatch effect and noise error, the circuit is designed to be available for Rail-to-Rail input range using simple Deep N-well switch. The A/D Converter fabricated in a TSMC 0.18um 1P6M CMOS technology and has a Signal-to-Noise-and-Distortion-Ratio(SNDR) of 69 dB and Free-Dynamic-Range (SFDR) of 73 dB. The occupied active area is $0.6mm^2$.

• 전력전자학회논문지
• /
• 제20권5호
• /
• pp.395-401
• /
• 2015

This paper proposes a new bidirectional DC-DC converter with high efficiency. The proposed converter is composed of a flyback and a tapped-inductor boost converter to satisfy extreme operating conditions with low cost. The outputs are connected in series to achieve a high-voltage step-up. In the reverse direction, the proposed converter has an extreme step-down voltage. In this study, the proposed converter was employed with a 100 W hardware prototype. To design the controller, a small-signal transfer function of the proposed converter is derived. For PV power conditioning systems, a maximum power point tracking method is applied with perturb and observe method. To verify the operation of the bidirectional power flow, the current controller is applied. All of the controllers are employed with a digital signal processor.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.719-726
• /
• 2020

능동형 유기 발광 다이오드의 픽셀 노화를 보상하기 위한 문턱 전압 감지 회로가 제안된다. 제안된 문턱 전압 감지 회로는 샘플-홀드 회로와 10비트의 해상도를 가지는 단일 입력 축차 근사형 아날로그-디지털 변환기로 구성된다. 각 샘플-홀드 회로의 스케일 다운 변환기와 단일-차동 변환기를 가지는 가변 이득 증폭기를 제거하기 위해 단일 입력 축차 근사형 아날로그-디지털 변환기를 위한 중간 기준 전압 보정과 입력 범위 보정이 수행된다. 제안된 문턱 전압 감지 회로는 1.8V 공급 전압의 180nm CMOS 공정을 사용하여 설계된다. 단일 입력 축차 근사형 아날로그-디지털 변환기로의 유효 비트와 전력 소모는 각각 9.425비트와 2.83mW이다.

• 한국전자통신학회논문지
• /
• 제11권1호
• /
• pp.23-28
• /
• 2016

본 논문에서는 범 세계적으로 이용가능한 다중대역 디지털 위성방송용 Ku-대역 하향변환기를 설계하였다. 설계된 다중대역 하향변환기는 광대역 잡음 정합에 의한 3단 저 잡음 증폭회로와 10.7~12.75GHz의 입력신호를 VCO-PLL에 의한 저 위상잡음을 나타내는 4개의 국부발진주파수(9.75, 10, 10.75 및 11.3GHz)를 형성하고 디지털 제어에 의하여 4개대역 중 하나의 IF 주파수 채널을 선택할 수 있도록 설계하였다. 개발한 저 잡음 하향 변환기의 전체 변환이득 64dB, 저 잡음 증폭기의 잡음지수는 0.7dB, 출력신호의 P1dB는 15dBm, band 1반송주파수 9.75GHz에서 위상잡음은 -73dBc@100Hz를 나타내었다. 설계한 다중대역 디지털 위성방송용 하향변환기(LNB)는 국제적으로 이동하는 선박 등의 위성방송용으로 사용가능하다.

• 한국전자파학회논문지
• /
• 제22권2호
• /
• pp.258-264
• /
• 2011

본 논문은 GSM(Global System for Mobile communications)에서 주로 사용되는 Offset-PLL(Phase Locked Loop) 방식을 사용하여 낮은 위상 잡음과 빠른 위상 고정 시간, 우수한 불요파 특성을 갖는 주파수 합성기를 설계 제작하였다. 제안된 주파수 합성기의 구조는 3번의 주파수 하향 변환을 통해 낮은 위상 잡음 갖도록 하였으며, 높은 주파수 해상도를 갖도록 세 개의 offset 주파수중 최종 offset 주파수를 DDS(Direct Digital Synthesizer)를 이용하여 생성하였다. 또한, 빠른 스위칭 속도를 가질 수 있도록 DAC(Digital to Analog Converter)를 사용하였다. DAC 사용에 따른 위상 잡음 열화를 줄이기 위해 DAC 노이즈 제거를 위한 필터를 설계하여 성능을 개선하였다.

• 한국인터넷방송통신학회논문지
• /
• 제8권4호
• /
• pp.53-58
• /
• 2008

본 논문은 고 해상도 및 저 전력을 가지는 시그마-델타 D/A(Digital-to-Analog) 컨버터를 구현하였다. A/D 컨버터의 출력을 채널당 1비트씩 입력 받아 LJ, RJ, I2S 모드와 비트 모드에 따라서 입력 데이터를 재구성한다. D/A 컨버터는 HBF(Half Band Filter)와 Hold, 5차 CIFB Sigma-Delta 변조기를 통과하여 원래의 아날로그 신호로 복원한다. 면적과 전력, 성능을 고려하여 곱셈 연산 대신 덧셈 연산을 반복 사용하였다. 또한, 비슷한 구조의 HBF 3개를 하나의 블록으로 구성하였고, sinc 필터 대신에 샘플-홀드 블록을 사용하여, 면적을 감소시키는 간략한 D/A 구조를 제안하였다. 블록안의 각 필터들은 매트랩 툴을 이용하여 특성을 평가하였다. 전체 블록은 Top-down 설계 방식을 사용하여, Verilog 언어로 설계하였다. 설계된 블록은 Samsung 0.35um CMOS 표준 셀 라이브러리를 사용해 칩으로 제작되었다. 칩의 면적은 1500 * 1500um 이다.

• 한국인터넷방송통신학회논문지
• /
• 제21권6호
• /
• pp.49-55
• /
• 2021

최근 소형 추적 레이더는 다양한 환경에서 표적을 획득하고, 추적하여 한 번의 타격으로 표적의 시스템을 무능화 시킬 수 있는 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더 개발을 요구한다. 높은 거리해상도를 갖는 소형 밀리미터파 추적 레이더는 넓은 대역폭의 신호를 실시간으로 처리하고, 소형 추적 레이더의 성능 요구 조건을 충족할 수 있는 신호처리기의 구현이 필요하다. 본 논문에서는 소형 밀리미터파 추적 레이더의 신호처리기 역할과 기능을 수행할 수 있는 신호처리기를 설계하였다. 소형 밀리미터파 추적 레이더를 위한 신호처리기는 8채널에서 입력되는 OOOMHz의 중심주파수와 OOOMHz 대역폭의 신호를 실시간으로 처리하기를 요구한다. 신호처리기의 요구사항을 만족하기 위해 고성능 프로세서 및 ADC (Analog-to-digital converter) 적용과 FPGA (Field Programmable Gate Array)를 활용한 DDC (Digital Down Converter), FFT (Fast Fourier Transform) 등의 전처리 연산을 적용하여 신호처리기를 설계하였다. 마지막으로 소형 밀리미터파 추적 레이더를 위한 신호처리기의 성능시험을 통하여 구현한 신호처리기를 검증하였다.

• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.82-88
• /
• 2009

본 논문에서는 새로운 고효율의 절연형 스텝 업-다운 DC/DC 초퍼에 대해 해석하였다. 일반적으로 고효율의 초퍼를 만들기 위해서는 전력변환기내에 사용된 반도체 스위칭 소자의 손실이 최소화 되어야 한다. 본 논문에서는 부분공진 회로를 초퍼에 추가하여 고효율을 실현시킨다. 제안한 초퍼에 사용된 제어용 스위칭 소자들은 부분공진기법에 의해 소프트 스위칭으로 동작하고, 이에 따른 제어용 스위칭 소자들은 전압과 전류의 스트레스 없이 동작한다. 그 결과 제안한 초퍼는 스위칭 손실의 저감에 의해 고효율로 구동한다. 그리고 제안한 초퍼는 펄스 변압기를 이용하여 입력단과 출력단을 절연시켜, 전기적 절연이 요구되는 전력변환기들에 적용되어 고효율의 전력변환시스템을 개발할 수 있는 장점이 부여된다. 제안한 절연형 스텝 업-다운 초퍼의 소프트 스위칭 동작과 시스템 효율은 다양한 시뮬레이션과 실험결과를 통해 그 타당성이 입증된다.

• 전자공학회논문지C
• /
• 제35C권4호
• /
• pp.50-59
• /
• 1998

This paper describes a 3.3V 8bit CMOS digital to analog converter (DAC) with two state current cell metrix architecture which consists of a 4 MSB and a 4 LSB current matrix stage. The symmetric two stage current cell matrix architecture allow the designed DAC to reduce hot only a complexity of decoding logics, but also a number of wider swing cascode curent mirros. The designed DAC with an active chip area of 0.8 mm$_{2}$ is fabricated by a 0.8 .mu.m CMOS n-well standard digital process. The experimental data shows that the rise/fall time, the settling time, and INL/DNL are6ns, 15ns, and a less than .+-.0.8/.+-.0.75 LB, respectively. The designed DAC is fully operational for the power supply down to 2.0V, such that the DAC is suitable for a low voltage and a low power system application. The power dissipation of the DAC with a single power supply of 3.3V is measured to be 34.5mW.