• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.303.2-303.2
• /
• 2014

The oxides of group IV transition metals such as titanium, zirconium, hafnium have many important current and future application, including protective coatings, sensors and dielectric layers in thin film electroluminescent (TFEL) devices. Recently, group IV transition metal oxide films have been intensively investigated as replacements for SiO2. Due to high permittivities (k~14-25) compared with SiO2 (k~3.9), large band-gaps, large band offsets and high thermodynamic stability on silicon. Herein, we report the synthesis of new group IV transition metal complexes as useful precursors to deposit their oxide thin films using chemical vapor deposition technique. The complexes were characterized by FT-IR, 1H NMR, 13C NMR and thermogravimetric analysis (TGA). Newly synthesised compounds show high volatility and thermal stability, so we are trying to deposit metal oxide thin films using the complexes by Atomic Layer Deposition (ALD).

• The Korean Journal of Ceramics
• /
• 제6권3호
• /
• pp.272-275
• /
• 2000

Starting from the stoichiometric composition of $K_2$CO$_3$: Li$_2$CO$_3$: Nb$_2$O$_5$=3 : 2 : 5 with the mole ratio, $K_3$LiNb$_6$O$_17$ 17/ single crystals were grown using the Czochralski method. Although the starting melt composition corresponds to the $K_3$Li$_2$Nb$_5$O$_15$ crystals, the chemical composition of the as grown crystals appears to be $K_2.95$Li$_1.33$Nb$_6.17$O$_17$ or $K_2.60$Li$_1.17$Nb$_{5.44}$ 5.44/O$_{15}$ which relatively contain fewer Li ions than $K_3$Li$_2$Nb$_5$O$_15$ crystals. We investigated the influence of the deficiency of the Li ions in the tetragonal tungsten bronze structure through the measurements of DE loop, temperature dependent dielectric constant, differential thermal analysis and temperature dependent X-ray diffraction pattern.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 C
• /
• pp.1646-1648
• /
• 2000

This paper investigated structural and electrical properties of $Y_{2}O_3$ as a buffer layer of sin91r transistor FRAM (ferroelectric RAM). $Y_{2}O_3$ buffer layers were deposited at a low substrate temperature below 400$^{\circ}C$ and then RTA (rapid thermal anneal) treated. Investigated parameters are substrate temperature, $O_2$ partial pressure, post- annealing temperature, and suppression of interfacial $SiO_2$ layer generation. for a well-fabricated sample, we achieved that leakage current density ($J_{leak}$) in the order of $10^{-7}A/cm2$, breakdown electric field ($E_{br}$) about 2 MV/cm for $Y_{2}O_3$ film. Capacitance versus voltage analysis illustrated dielectric constants of 7.47. We successfully achieved an interface state density of $Y_{2}O_3$/Si as low as $8.72{\times}10^{10}cm^{-2}eV^{-1}$. The low interface states were obtained from very low lattice mismatch less than 1.75%.

• Composites Research
• /
• 제33권2호
• /
• pp.81-89
• /
• 2020

본 리뷰 논문에서는 최근에 연구된 평균장 균질화법을 이용한 다양한 물성치 예측 연구의 동향에 대해 소개한다. 유효 강성 예측에 사용되는 기존의 균질화법을 소개하고 이를 확장하여 유효 열/전기 전도성 및 유전 상수를 예측하는 방법을 소개한다. 압전 및 열전과 같이 2개의 물리현상이 중첩된 다중 물리 현상의 구성방정식은 훅 법칙과 같이 단순한 선형 형태로 변환하여 복합재의 유효 물성치를 예측하는 연구를 소개하고 마지막으로 복합 재료의 유효 물성치를 예측하기 위한 일반화된 식을 제시하고 유한 요소 해석과 비교한 검증/연구를 소개한다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2000년도 하계학술대회 논문집
• /
• pp.47-50
• /
• 2000

This paper investigated structural and electrical properties of $Y_2$ $O_3$ as a buffer layer of single transistor FRAM (ferroelectric RAM). $Y_2$ $O_3$ buffer layers were deposited at a low substrate temperature below 40$0^{\circ}C$ and then RTA (rapid thermal anneal) treated. Investigated parameters are substrate temperature, $O_2$ partial pressure, post-annealing temperature, and suppression of interfacial $SiO_2$ layer generation. For a well-fabricated sample, we achieved that leakage current density ( $J_{leak}$) in the order of 10$^{-7}$ A/$\textrm{cm}^2$, breakdown electric field ( $E_{br}$ ) about 2 MV/cm for $Y_2$ $O_3$ film. Capacitance versus voltage analysis illustrated dielectric constants of 7.47. We successfully achieved an interface state density of $Y_2$ $O_3$/Si as low as 8.72x1010 c $m^{-2}$ e $V^{-1}$ . The low interface states were obtained from very low lattice mismatch less than 1.75%.

• Transactions on Electrical and Electronic Materials
• /
• 제17권4호
• /
• pp.189-195
• /
• 2016

Micro Hotplate (MHP) is the key component in micro-sensors, particularly gas sensors. Indeed, in metal oxide gas sensors MOX, micro-heater is used as a hotplate in order to control the temperature of the sensing layer which should be in the requisite temperature range over the heater area, so as to detect the resistive changes as a function of varying concentration of different gases. Hence, their design is a very important aspect. In this paper, we have presented the design and simulation results of a meander micro heater based on three different materials - platinum, titanium and tungsten. The dielectric membrane size is 1.4 mm × 1.6 mm with a thickness of 1.4 μm. Above the membrane, a meander heating film was deposed with a thickness of 100 nm. In order to optimize the geometry, a comparative study by simulating two different heater thicknesses, then two inter track widths has also been presented. Power consumption and temperature distribution were determined in the micro heater´s structure over a supply voltage of 5, 6, and 7 V.

• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.631-637
• /
• 2003

Pt/TiO/sub x/SiO₂/Si 기판 위에 1,3-propanediol 을 이용해 sol-gel 법으로 제작한 PZT(30/70) 후막의 구조적 및 전기적, 강유전 특성에 대하여 조사하였다. 열처리 공정은 열 응력 (thermal stress) 를 줄이기 위해 RTA를 사용하였고, 최종적으로 650℃의 로(furnace)에서 어닐링하였다. SEM 분석 결과 1회 코팅에 330nm 의 두께를 얻었으며, 3회 코팅으로 약 1 μm 정도의 두께를 얻었다. C-D 측정결과, 1 kHz에서 비유전률과 유전손실은 각각 886 과 0.03 이었다. C-V 곡선은 좌우 대칭인 나비모양을 나타내었다. 누설전류밀도는 200kV/cm 에서 1.23×10/sup -5/A/cm²이었으며, 이력곡선으로부터 구한 잔류분극 (P/sub r/) 과 항전계(E/sub c/) 는 각각 33.8μC/cm²과 56.9kV/cm 이었다. 결론적으로 본 연구에서 제작된 PZT(30/70) 후막은 우수한 강유전 및 전기적 특성을 보였다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.7-14
• /
• 2000

Bi/sub 4/Ti/sub 3/O/sub 12/ (BIT) 박막을 acetate 계 precursor 를 이용한 sol-gel 법으로 제작한 후, 구조적 및 전기적 특성을 조사하여 NVFRAM (Won-Volatile Ferroelectric RAM)으로의 응용가능성을 조사하였다. DT-TG (Differential Thermal-Thermal Gravimetric) 분석으로 drying 온도와 annealing 온도가 각각 400℃ 와 650℃ 인 BIT 박막의 열처리조건을 확립하였다. Pt/Ta/Sio/sub 2//Si 기판 위에 제작된 BIT 박막은 완전한 orthorhombic perovskite상을 가지며, 입자크기가 약 100nm 이고 표면 거칠기는 약 70.2Å 으로 비교적 치밀한 형상을 나타내었다. 10㎑ 의 주파수에서 비유전률과 유전손실은 각각 176 과 0.038 이었으며, 100 ㎸/cm 의 전기장에서 누설전류밀도는 4.71㎂/㎠ 이었다. ±250㎸/㎝ 에서 이력곡선을 측정한 결과, 잔류분극 (Pr)과 항전계 (Ec)는 각각 5.92μC/㎠ 과 86.3㎸/㎝ 이었다. BIT 박막에 ±5V 의 사각펄스를 인가하여 피로특성을 측정한 결과, 잔류분극은 초기값 5.92μC/㎠ 에서 10/sup 9/회에서는 3.95μC/㎠ 로 약 33% 감소하였다.

• 반도체디스플레이기술학회지
• /
• 제22권2호
• /
• pp.30-34
• /
• 2023

Since dishing in the CMP process is a major factor that hinders the uniformity of the semiconductor thin film, many studies have focused this issue to improve the non-uniformity of the film due to dishing. In the metal layer, the dishing mainly occurs in the central part of the metal due to a difference in a selection ratio between the metal and the dielectric, thereby generating a step on the surface of the metal layer. Factors that cause dishing include the shape of the thin film, the chemical reaction of the slurry, thermal deformation, and the rotational speed of the pad and head, and dishing occurs due to complex interactions between them. This study analyzed the stress generated on the metal layer surface in the CMP process using ANSYS software, a commercial structure analysis program. The stress caused by the vertical load applied from the pad was analyzed by changing the area density and line width of the dummy metal. As a result of the analysis, the stress in the active region decreased as the pattern density and line width of the dummy metal increased, and it was verified that it was valid compared with the previous study that studied the dishing according to the dummy pattern density and line width of the metal layer. In conclusion, it was confirmed that there is a relationship between dishing and normal stress.

• 비파괴검사학회지
• /
• 제21권6호
• /
• pp.618-629
• /
• 2001

본 논문은 고압 커패시터의 고장분석과 신뢰성 예측 결과를 다루고 있다. 부품의 수명과 고장률을 예측하기 위해서 두 가지 방법으로 고장 모드와 고장 메커니즘을 연구하였다 에폭시 수지로 성형된 고압 커패시터가 절연내압 시험 하에서 저항이 제로로 되는 고장에 대하여, 근본원인 고장분석 체계를 효과적으로 수립함으로써 고장 메커니즘의 원인을 분석하였다. 특히 세라믹-에폭시 계면에서의 절연파괴 고장 현상이 강조되었으며, 본 연구에서 얻어진 결과의 타당성은 마그네트론에 장착된 고압 커패시터의 열사이클 시험 수행에 의한 가속시험 결과로부터 입증되었다. 시험 결과들은 결함이 있는 로트를 신속히 규명하고 $B_{10}$ 수명을 결정하는데 유용하게 사용할 수 있다. 또한, 유전체의 절연파괴에 대해서 부하-강도 간섭모델을 이용하여 고장률을 예측하였다.