• 한국전자통신학회논문지
• /
• 제10권8호
• /
• pp.921-926
• /
• 2015

멀티 콘센트의 과전류로 인한 과열을 방지하기 위한 보호방식으로는 주로 금속바이메탈 방식, 스위칭회로 방식, 마이크로컨트롤러(MCU)를 이용한 과전류 정밀제어 방식 등이 사용되어 오고 있다. 하지만 이러한 방식들은 보호회로가 과전류가 흐르는 전선에 병렬접속 함으로써 2차 화재의 위험이 있을 수 있으며 입력전압의 비선형 왜곡에 취약한 단점을 가지고 있다. 또한 기존의 방식들은 제품의 단가가 비교적 크게 올라가므로 충분한 시장성을 확보하기가 쉽지 않다. 본 논문에서는 이러한 문제를 해결하고자 과전류가 흐르는 전선에 비접촉식 관통형 변류기를 설계하고 변류기의 2차 유도전류를 이용하여 과전류를 감지하여 사용자가 과전류 상황을 인지할 수 있도록 LED 및 부저 회로를 통하여 시각 및 청각적 신호를 전달하는 기능을 구현한다. 실험 결과들로부터 제안된 회로는 매우 경제적이고 간단하면서도 안정적으로 동작함을 확인 할 수 있다.

• 한국ITS학회 논문지
• /
• 제11권4호
• /
• pp.63-69
• /
• 2012

본 논문에서는 용량성 지문센서의 회색조 이미지를 얻기 위한 새로운 회로를 제안하고 있다. 기존의 회로는 회색조 이미지를 얻기 위해 많은 칩 면적을 차지하는 DAC를 적용하거나 전력소모가 많고 전역 클럭을 적용하는 비휘발성 메모리에 적용되는 승압회로를 픽셀별로 적용하였다. 개선된 전하분할 방식의 용량성 지문센서 감지회로는 뉴런모스(vMOS) 기반의 DLC(down literal circuit) 회로와 단순화된 아날로그 MUX(multiplexor)를 적용하였다. 설계된 감지회로는 0.3V, $0.35{\mu}m$ CMOS공정을 적용하여 동작을 검증하였다. 제안된 회로는 기존의 비교기와 주변회로를 필요로하지 않으므로 단위 픽셀의 레이아웃 면적을 줄이고 이미지의 해상도를 향상 시킬 수 있다.

• 센서학회지
• /
• 제6권4호
• /
• pp.280-289
• /
• 1997

엔코더를 사용한 모터의 속도 검출은 저속에서 엔코더의 스텝과 스텝사이의 간격이 넓어서 속도와 회전방향을 정확히 검출하기 어렵다. 따라서 저속에서 좀 더 정확한 속도정보를 얻기위한 여러 가지의 속도추정기술들이 발표되었다. 또한 저속에서는 회전방향의 검출이 속도의 측정만큼이나 중요하다. 그러나 기존의 방향판별회로는 엔코더 펄스 1주기에 1번씩만 방향을 검출하므로 시간지연이 크기때문에 정확한 검출이 힘들다. 따라서 본 논문에서는 각각의 엔코더 펄스의 상승과 하강천이시마다 회전방향을 검출해 엔코더 펄스 1주기에 4번씩 검출할 수 있는 2중천이 검출방식을 제안한다. 그러므로 제안된 회로를 사용하면 기존의 회로보다 검출시간을 1/4로 단축시킬 수 있어 보다 정확한 속도와 회전방향의 검출이 가능하다. 그리고 제안된 회로의 성능과 효과를 시뮬레이션과 실험을 통해 확인하고 기존회로와의 비교를 통해 결과들을 분석한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(B)
• /
• pp.313-316
• /
• 2011

SRAM-based FPGAs are very sensitive to single event upset(SEU) induced by space irradiation. To mitigate SEU effects, space applications employ some mitigation schemes. The triple modular redundancy(TMR) is a well-known mitigation scheme. It uses one or three voters as well as three identical blocks performing the same work. The voters can mask out one error in the outputs from the three replicated blocks. One SEU error in TMRed circuits can be masked but it needs to be detected for some reasons such as to analyze the SEU effects in the satellite or to recover the circuits from the error before additional error occur. In this paper, we developed a fault detection circuit and reporting system to detect a fault on the TMRed circuits. To verify our error detection circuit and reporting circuit, we performed an irradiation test at MC-50 Cyclotron. Experimental results showed that error detection circuit can detect a fault on the TMRed test circuit in radiation environment.

• 한국정보통신학회논문지
• /
• 제15권6호
• /
• pp.1343-1348
• /
• 2011

본 논문에서는 개선된 회로를 적용한 용량성 센서용 저전력 전하분할 방식의 지문센서 감지회로를 제안하고 있다. 제안된 회로는 기존회로에 비하여 전력소모를 크게 줄이고 융선과 골간의 감지전압차를 확대하였다. 설계된 회로는 40MHz 동작주파수, 3.3V 전원에 $0.35{\mu}m$ 표준 CMOS 공정 파라미터를 적용하여 시뮬레이션을 실시하였다. 검증결과 47% 전력소모 감소를 보였고 융선과 골간의 감지 전압 차에 있어서 90% 증가를 나타내었다. 제안된 회로는 면적의 증가 없이 기존 픽셀 레이아웃에 구현되었다.

• Journal of information and communication convergence engineering
• /
• 제7권1호
• /
• pp.66-71
• /
• 2009

A novel sensing scheme using resistive characteristics of the finger is proposed. ESD problem is more harmful than a capacitive fingerprint sensor in a resistive fingerprint sensor, because the sensor plate is directly connected to the sensing cell. The proposed circuit is more robust than conventional circuit for ESD. The sensor plate and sensing cell are isolated by capacitor. The pixel level simple detection circuit is fully digital operation unlike that of the capacitive sensing cell. The sensor circuit blocks are designed and simulated in a standard CMOS $0.35{\mu}m$ process. The proposed circuit is more stable and effective than a typical circuit.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.254-256
• /
• 2006

A Novel way to support typical Thermal Shut Down(TSD) circuit is proposed. In power ICs, on-time or on-duration is the key factor to anticipate an abrupt increase of internal temperature. Such an abrupt raise of the temperature can cause TSD circuit cannot protect on proper time due to the temperature detection delay come from the physical distance or the imperfect coupling between heat sources and detector. The proposed circuit checks the duty ratio touched their maximum or not in every cycle. Once duty ratio touches the maximum duty, new circuit generates the warning signal to the TSD circuit and lowers pre-determined temperature for shut down to compensate the detection delay. The novel circuit will be analyzed to the transistor level and checked the validity by simulation.

• 전기전자학회논문지
• /
• 제27권1호
• /
• pp.45-52
• /
• 2023

다양한 열전쌍(TC)의 냉점보정(CJC)과 단선 감지 회로설계와 이를 이용한 다채널 TC 인터페이스 회로를 설계하였다. 냉점보정(CJC)과 단선 감지 기능 회로는 열전쌍, CJC 반도체 소자, 계측 증폭기(IA), 단선 감지용 저항 2개와 하나의 다이오드로 구성된다. 이 기본회로를 바탕으로 다채널 인터페이스 회로도 구현하였다. CJC는 보상 전용 반도체와 IA를 사용하여 구현하였고, 단선감지는 2개의 저항과 하니의 다이오드를 사용하여 IA 입력전압이 -0.42V가 되도록 하여 검출하였다. R-형 TC를 사용하여 실험한 결과 설계한 회로는 0℃~1400℃의 온도범위에서 냉점보정 후 오차가 0.14mV에서 3㎶로 감소되었다. 또한, TC가 정상에서 단선인 경우 IA의 출력전압이 88mV에서 -0.42V로 포화된 것을 확인하였다. 0℃~1400℃의 온도 범위에서 설계한 회로의 출력전압은 0V~10V이였다. R-형 TC를 사용하여 4-채널 인터페이스를 실험한 결과에서도 각 채널에 CJC와 단선 감지 결과와 거의 동일하였다. 구현한 다채널 인터페이스는 CJC 반도체 소자의 단자의 변경과 IA의 이득을 조절하면 E, J, K, T, R, S-형 TC에도 동일하게 적용할 수 있는 특징을 갖는다.

• 센서학회지
• /
• 제14권1호
• /
• pp.28-32
• /
• 2005

In this paper, a CMOS integrated detection circuit for capacitive type fingerprint sensor signal processing is described. We designed a detection circuit of charge-sharing sensing scheme. The proposed detection circuit increases the voltage difference between a ridge and valley. The test chip is composed of $160{\times}192$ array sensing cells (12 by $12.7{\;}mm^{2}$). The chip was fabricated on a 0.35 m standard CMOS process. Measured difference voltage between a ridge and valley was 0.95 V.

• 센서학회지
• /
• 제12권6호
• /
• pp.231-240
• /
• 2003

고해상도의 윤곽검출 시각칩을 제작하기 위해 윤곽검출 회로의 수를 증가시킬 경우 소비전력 문제 및 회로를 탑재할 칩의 크기를 고려하지 않으면 안된다. 칩을 구성하는 단위회로의 수적 증가는 소비전력의 증가와 더불어 대면적을 요구하게 된다. 소비전력의 증가와 CMOS 생산 회사에서 제공하는 칩의 크기가 수 십 $mm^2$이라는 조건은 결국 단위회로의 수적 증가를 제한하게 된다. 따라서 본 연구에서는, 고해상도의 윤곽검출 시각칩 구현을 위한 윤곽검출 회고의 수적 증가에 따른 전력소비의 최소화 방법으로 전자스위치(electronic switch)가 내장된 윤곽검출 회로를 제안하고, 제한된 칩의 면적에 더 많은 윤곽검출 회로를 넣기 위해 시세포 역할의 광검출 회로와 윤곽검출 회로를 분리하여 구성하는 방법을 적용하였다. $128{\times}128$ 해상도를 갖는 광검출 회고가 $1{\times}128$의 윤곽검출 회고를 공유하여 동일한 칩 면적에 향상된 해상도를 갖는 칩을 설계하였다. 설계된 칩의 크기는 $4mm{\times}4mm$이고, 소비전력은 SPICE 모의실험을 통해 약 20mW가 됨을 확인하였다.