• 한국전기전자재료학회논문지
• /
• 제37권2호
• /
• pp.208-214
• /
• 2024

This reports the electrical properties of single-crystal β-gallium oxide (β-Ga₂O₃) vertical Schottky barrier diodes (SBDs) with a different guard ring structure. The vertical Schottky barrier diodes (V-SBDs) were fabricated with two types guard ring structures, one is with metal deposited on the Al₂O₃ passivation layer (film guard ring: FGR) and the other is with vias formed in the Al₂O₃ passivation layer to allow the metal to contact the Ga₂O₃ surface (metal guard ring: MGR). The forward current values of FGR and MGR V-SBD are 955 mA and 666 mA at 9 V, respectively, and the specific on-resistance (R_on,sp) is 5.9 mΩ·cm² and 29 mΩ·cm². The series resistance (R_s) in the nonlinear section extracted using Cheung's formula was 6 Ω, 4.8 Ω for FGR V-SBD, 10.7 Ω, 6.7 Ω for MGR V-SBD, respectively, and the breakdown voltage was 528 V for FGR V-SBD and 358 V for MGR V-SBD. Degradation of electrical characteristics of the MGR V-SBD can be attributed to the increased reverse leakage current caused by the guard ring structure, and it is expected that the electrical performance can be improved by preventing premature leakage current when an appropriate reverse voltage is applied to the guard ring area. On the other hand, FGR V-SBD shows overall better electrical properties than MGR V-SBD because Al₂O₃ was widely deposited on the Ga₂O₃ surface, which prevent leakage current on the Ga₂O₃ surface.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.80-83
• /
• 2000

본 연구에서는 유기물 전자소자 개발을 위한 기초 연구로서 증착시 기판의 온도, 증칙비, 열처리 온도에 따른 펜타신 박막의 수평방향 전기전도도, 접촉저항, 면저항 둥 전기적 특성을 측정 하였다. 시료는 분말형 펜타신을 유기분자선 성막장치(OMBD)를 이용하여 성막 하였다. 전도도 계산을 위한 두께의 측정은 $\alpha$-step을 이용하였으며, TLM(transfer length method)으로 접촉저항, 면저항등 전기적 특성을 측정하였다. 전극은 Au를 사용하여 진공 증착법으로 제작하였다. 기판의 온도는 3$0^{\circ}C$, 4$0^{\circ}C$, 5$0^{\circ}C$, 6$0^{\circ}C$, 7$0^{\circ}C$, 8$0^{\circ}C$, 10$0^{\circ}C$ 일곱 종류로 하여 증착비를 달리 하였고, 열처리에 의한 효과는 10$0^{\circ}C$에서 증착한 시료를 10$0^{\circ}C$, 14$0^{\circ}C$에서 각각 10초간 열처리를 실시하였다. 기판 온도에 따른 막의 형상은 AFM을 이용하여 관찰하였다. 기판의 온도가 상승할수록 박막의 결정화가 활발히 진행되었으며 최대단일결정은 4$\mu\textrm{m}$였다. 전기전도도는 7.40$\times$$10^{-7}$ S/cm ~ 0.778$\times$$10^{-5}$ S/cm의 값을 나타내었으며, 접족저항은 10$0^{\circ}C$에서 증착하고 14$0^{\circ}C$에서 10초간 열처리 한 경우 2.5324㏁으로 가장 작았으며, 면저항은 약간의 차이는 있으나 전체적으로 ≒ $10^{9}$ Ω/ 의 값을 보였다

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.576-581
• /
• 2005

강유전체$(SrTiO_3)$ 박막을 게이트 절연층으로 하여 수소화 된 비정질 실리콘 박막 트랜지스터를 유리 기판 위에 제조하였다. 강유전체는 기존의 $SiO_2,\;SiN$ 등과 같은 게이트 절연체에 비하여 유전특성이 매우 뛰어나 TFT의 ON 전류를 증가시키고 문턱전압을 낮추며 항복특성을 개선하여 준다. PECVD에 의하여 증착된 a-Si:H는 FTIR 측정 결과 $2,000cm^{-1}$과 $876cm^{-1}$에서 흡수 밴드가 나타났으며, $2,000cm^{-1}$과 $635cm^{-1}$은 $SiH_1$의 stretching과 rocking 모드에 기인한 것이며 $876cm^{-1}$의 weak 밴드는 $SiH_2$ vibration 모드에 의한 것이다. a-SiN:H는 optical bandgap이 2.61 eV이고 굴절률은 $1.8\~2.0$, 저항률은 $10^{11}\~10^{15}\Omega-cm$ 정도로 실험 조건에 따라 약간 다르게 나타난다. 강유전체$(SrTiO_3)$ 박막의 유전상수는 $60\~100$ 정도이고 항복전계는 IMV/cm 이상으로 우수한 절연특성을 갖고 있다. 강유전체를 이용한 TFT의 채널 길이는 $8~20{\mu}m$, 채널 넓이는 $80~200{\mu}m$로서 드레인 전류가 게이트 전압 20V에서 $3.4{\mu}A$이고 $I_{on}/I_{off}$ 비는 $10^5\~10^8,\;V_{th}$는 $4\~5\;volts$이다.

• 한국재료학회지
• /
• 제11권1호
• /
• pp.20-26
• /
• 2001

(hfac)Cu(1, 5-DMCOD)(1, 1, 1, 5, 5, 5-Hexafluoro-2, 4-pentanedionato Cu(I) 1, 5-dimethyl-cyclooctadine) 전구체와 He 운반기체를 이용하여 MOCVD(Metal Organic Chemical Vapor Deposition) 방법으로 Cu 박막을 형성하였으며, He 운반기체와 함께 $H_2$ gas 및 H(hfac) Ligand의 첨가가 Cu 박막 형성에 미치는 영향에 대하여 조사하였다. He운반기체만을 사용한 경우, Cu 박막의 증착율은 기판온도 180~$230^{\circ}C$에서 20~$125{\AA}/min$ 정도로 낮은 값을 보였으며, 특히 기판온도 $190^{\circ}C$에서는 매우 얇은 두께 ($700{\AA}$)이면서 낮은 비저항($2.8{\mu}{\Omega}cm$)을 갖는 Cu 박막이 형성됨을 알 수 있었다 He 운반기체와 함께 환원가스(H$_2$) 및 화학첨가제 (H (hfac) ligand)의 첨가 실험에서는 낮은 기판온도 ($180~190^{\circ}C$) 구간에서 현저하게 증착율이 증가하였으며 얇은 두께 (~$500{\AA}$)의 Cu 박막이 낮은 비저항(3.6~$2.86{\mu}{\Omega}cm$)을 갖는 것으로 나타났다. 또한 얇은 두께의 MOCVD Cu박막들의 표면 반사도(reflectance)는 $300^{\circ}C$에서 열처리한 sputter Cu의 반사도에 근접하는 우수한 surface morphology를 보였다 결국, (hfac)Cu(1,6-DMCOD) 전구체를 이용하여 얻어진 MOCVD Cu박막은 얇은 두께에서 낮은 비저항을 갖는 우수한 막질을 보였으며, Electrochemical deposition공정에서 conformal seed layer로써의 적용이 가능할 것으로 기대된다.

• 한국재료학회지
• /
• 제5권7호
• /
• pp.835-841
• /
• 1995

Si$_3$N$_4$가 추진기관 연소조건 하에서 흑연의 산화와 마모를 효과적으로 방지하는 다층 코팅재료로 쓰일 수 있도록 하기 위하여 저압화학기상증착법(LPCVD)으로 Si$_3$N$_4$를 코팅할 때의 증착특성에 대해 연구하였다. 흑연 위에 pack cementation방법으로 SiC를 코팅하고 그 위에 저압화학기상증착법으로 Si$_3$N$_4$를 코팅 하였으며, 증착온도와 반응기체입력비를 변화시키면서 이에 따른 증착속도와 표면형상의 변화를 관찰하였다. 증착속도는 증착온도가 높아짐에 따라 처음에는 증가하다가 최대값을 나타낸 후 감소하는 경향을 나타냈으며, 그레인의 크기는 증착온도가 높아짐에 따라 작아지는 경향을 보였다. 한편, 반응기체의 입력비가 20$\leq$NH$_3$/SiH$_4$$\leq$40인 조건에서는 증착속도의 변화나 표면형상의 변화를 관찰할 수 없었다. 증착온도 800~130$0^{\circ}C$ 범위에서 증착된 Si$_3$N$_4$가 비정질상인 것을 XRD로 확인할 수 있었으며 130$0^{\circ}C$, 질소 분위기에서 2시간 동안 열처리하여 결정상인 Si$_3$N$_4$를 인을 수 있었다.

• 분석과학
• /
• 제30권5호
• /
• pp.270-278
• /
• 2017

흰색 면(cotton), 폴리에스터(polyester), 레이온(rayon), 나일론(nylon) 천(fabric)에 혈액이 흡수 및 침투되는 특성을 연구하였다. 두께와 직조방법(직물 및 편물)이 다양한 천을 두 번 접어서 천이 4개 층으로 되도록 한 후 여기에 $100{\mu}L$의 혈액을 떨어뜨리고, 이 혈액이 천으로 침투되는 특성을 관찰하였다. 그 결과 혈액이 침투되는 천의 층 수 및 혈액의 모양은 실험에 사용한 천의 섬유 성분, 두께, 직조방법에 따라 달라진다는 것을 알 수 있었다. 혈액을 묻힌 천을 3일 동안 건조한 후 수돗물을 이용해 손빨래하고, 천에 남아있는 잠재혈흔을 Lumiscene으로 증강하여 혈액이 천에 부착되었던 모습과 대조하였다. 그 결과 천의 종류에 따라 혈흔이 세탁되는 특성이 다르게 나타났다. 또한 혈액이 침투되었던 곳의 형광이 주변의 형광보다 강하게 나타나는 것을 확인할 수 있었다. 그러나 세탁 과정에서 혈액이 물리적으로 문질러져서 원래 혈액이 부착된 모습과 다른 모습의 형광을 관찰할 가능성이 있다는 것을 알 수 있었다. 천에 부착된 혈흔을 건조시키는 시간에 따른 세탁특성도 관찰하였다. 다양한 천에 $100{\mu}L$의 혈액을 떨어뜨린 후, 0, 1, 12, 24, 72시간 및 7일 동안 건조하고, 이 천을 세탁한 후 Lumiscene으로 혈흔을 증강하였다. 그 결과 폴리에스터를 제외한 모든 천에서 혈액을 건조하는 시간이 길어질수록 혈흔의 형광이 강하게 나타나는 것을 확인할 수 있었다. 또한 천에 따라서는 혈흔을 7일 동안 건조하면 혈액이 부착되었던 곳보다 그 주변에서 형광이 더 강하게 나타나는 현상을 관찰할 수 있었다.

• 한국재료학회지
• /
• 제10권12호
• /
• pp.807-811
• /
• 2000

MFISFET (Metal-ferroelectric-nsulator-semiconductor-field effect transistor)에의 적용을 위해 CeO$_2$와 SrBi$_2$Ta$_2$O$_{9}$ 박막을 각각 r.f. sputtering 및 pulsed laser ablation법으로 제조하였다. CeO$_2$ 박막은 증착시 스퍼터링개스비 (Ar:O$_2$)에 따른 특성을 고찰하였다. Si(100) 기판 위에 $700^{\circ}C$에서 증착된 CeO$_2$ 박막들은 (200)방향으로 우선방향성을 가지고 성장하였고 $O_2$ 개스량이 증가함에 따라 박막의 우선방향성, 결정립도 및 표면거칠기는 감소하였다. C-V특성에서는 Ar:O$_2$가 1 : 1인 조건에서 제조된 박막이 가장 양호한 특성을 보였다. 제조된 박막들의 누설전류값은 100kV/cm의 전계에서 $10^{-7}$ ~$10^{-8}$ A의 차수를 보였다. CeO$_2$/Si 기판위에 성장된 SBT는 다결정질상의 치밀한 구조를 가지고 성장을 하였다 80$0^{\circ}C$에서 열처리된 SBT박막으로 구성된 MFIS구조의 C-V 특성에서 memory window 폭은 0.9V를 보였으며 5V에서 4$\times$$10^{-7}$ A/$\textrm{cm}^2$의 누설전류밀도를 보였다.

• 한국진공학회지
• /
• 제19권2호
• /
• pp.128-133
• /
• 2010

ZnO:Al 박막은 산소 압력을 조절한 두 번의 증착 과정을 이용하여, DC 펄스 마그네트론 스퍼터링 방법에 의해 증착되었다. 시드막은 다양한 Ar/$O_2$ 압력비에서 증착되었으며, 벌크막은 순수한 Ar가스를 사용하여 증착되었다. 시드막 증착시 산소 압력이 증가함에 따라, 결정성과 (002) 배향성의 정도는 증가했다. 비저항은 시드가 없는 샘플의 경우 $4.7\times10^4\Omega{\cdot}cm$ cm로부터 Ar/$O_2$ = 9/1 샘플의 경우 $3.7\times10^4\Omega{\cdot}cm$까지, 결정성의 증가와 함께 점차 감소했다. 에칭된 표면은 분화구 형상의 구조를 보여주었으며, 급격한 형상 변화가 결정성 증가와 함께 나타났다. Ar/$O_2$= 9/1 조건의 샘플은 500 nm 에서 88%의 매우 높은 haze 수치를 보여주었으며, 이는 AFM 이미지에서 보여지는 것처럼 큰 표면 구조 크기에 의해 설명된다.

• 한국진공학회지
• /
• 제19권3호
• /
• pp.211-216
• /
• 2010

$In_{0.5}Al_{0.5}As$ 버퍼층(buffer layer)의 성장온도 변화에 따른 $In_{0.5}Ga_{0.5}As/In_{0.5}Al_{0.5}As$ 다중양자우물(multiple quantum wells: MQWs)의 광학적 특성을 photoluminescence (PL)와 time-resolved PL (TRPL) 측정을 이용하여 분석하였다. $In_{0.5}Al_{0.5}As$ 버퍼층은 $320^{\circ}C$에서 $580^{\circ}C$까지 다양한 온도조건에서 $1{\mu}m$ 성장하였으며, 그 위에 6 nm, 4 nm, 그리고 2.5 nm 두께의 $In_{0.5}Ga_{0.5}As$ 양자우물(quantum well)과 10 nm 두께의 $In_{0.5}Ga_{0.5}As$ 장벽(barrier)의 MQWs을 성장하였다. 낮은 온도($320-480^{\circ}C$)에서 성장한 InAlAs 버퍼층의 MQWs는 4 nm QW과 6 nm QW로부터 모두 PL 피크가 측정되었으나, 높은 온도($320-580^{\circ}C$)의 버퍼층 위에 성장한 MQWs는 6 nm QW에서의 PL 피크만 관찰되었다. 일정한 온도 $480^{\circ}C$에서 성장한 버퍼층의 MQWs의 PL 세기가 가장 강하게 측정되었으며, 가장 높은 온도에서($530-580^{\circ}C$)에서 성장한 버퍼층의 MQWs의 PL 세기가 가장 약하게 나타났다. 이러한 PL 결과로부터 $In_{0.5}Al_{0.5}As$ 버퍼층의 최적의 성장조건은 일정한 온도 $480^{\circ}C$임을 확인하였다. 방출파장에 따른 PL 소멸시간(decay time)과 PL 스펙트럼으로부터 4 nm QW과 6 nm QW에서의 운반자 수명시간을 얻었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권2호
• /
• pp.265-270
• /
• 2017

4H-SiC has attracted attention for high-power and high-temperature metal-oxide-semiconductor field-effect transistors (MOSFETs) for industrial and automotive applications. The gate oxide in the 4H-SiC MOS system is important for switching operations. Above $1000^{\circ}C$, thermal oxidation initiates $SiO_2$ layer formation on SiC; this is one advantage of 4H-SiC compared with other wide band-gap materials. However, if post-deposition annealing is not applied, thermally grown $SiO_2$ on 4H-SiC is limited by high oxide charges due to carbon clusters at the $SiC/SiO_2$ interface and near-interface states in $SiO_2$; this can be resolved via low-temperature deposition. In this study, low-temperature $SiO_2$ deposition on a Si substrate was optimized for $SiO_2/4H-SiC$ MOS capacitor fabrication; oxide formation proceeded without the need for post-deposition annealing. The $SiO_2/4H-SiC$ MOS capacitor samples demonstrated stable capacitance-voltage (C-V) characteristics, low voltage hysteresis, and a high breakdown field. Optimization of the treatment process is expected to further decrease the effective oxide charge density.