• 한국컴퓨터산업학회논문지
• /
• 제2권9호
• /
• pp.1163-1174
• /
• 2001

ATM 네트워크의 목적은 다양한 네트워크의 접속을 지원하는 것이다. ATM 네트워크에서는 트래픽 제어 방식으로 ACR(Allowed Cell Rate)의 변화를 이용하여 링크 대역폭의 이용률을 증대시키는 트래픽 제어 방식인 EPRCA(Enhanced Proportional Rate Control Algorithm) 스위치를 이용한 ABR(Available Bit Rate) 서비스 방법을 사용한다. 그러나 ABR 서비스에서는 서로 다른 RTT(Round Trip Times) 접속에 따른 서로 다른 처리 방법을 사용한다. 따라서 본 논문에서는 서로 다른 처리방법에 따른 불공정성을 개선하기 위해 ABR 셀 지연 방법을 사용한다. 본 연구의 셀 지연방법에서는 3가지 셀 지연 참조 매개변수가 정의되어 있으며 RM(Resource Mana-gement) 셀 메시지에 반영된다. 제안한 방식의 성능을 평가하기 위하여 ABR 지연방법과 ABR RMM(Relative Rate Marking) 방법 사이에서 각각의 TCP 접속의 공정성을 비교한다. 그리고 병목 링크 대역폭을 공유하는 서로 다른 RTT를 갖는 6개의 TCP 접속과 백그라운드 트래픽을 갖는 간단한 ATM 네트워크 모델을 사용하여 시뮬레이션을 수행하였다. TCP 효율에 기반 한 시뮬레이션을 수행한 결과 ABR 셀 지연 방식이 TCP 접속 사이에서 공정성을 개선한다는 것을 알 수 있다.

• 전기전자학회논문지
• /
• 제20권2호
• /
• pp.167-170
• /
• 2016

정적 램의 비트라인을 정밀하게 추적하는 감지증폭기의 enable 신호를 만들기 위해 replica bit-line 기술 (RBL)이 사용된다. 하지만, 공정으로 인한 문턱전압의 변화는 replica bit-line 회로에 흐르는 전류를 변화시키고 이는 감지증폭기의 enable 신호 생성 시간 ($T_{SAE}$)을 변화시키며, 결과적으로는 읽기 동작을 불안정하게 한다. 본 논문에서는 conventional replica bit-line delay ($RBL_{conv}$)구조 및 $T_{SAE}$ 변화를 감소시킬 수 있는 개선 구조인 dual replica bit-line delay (DRBD)구조와 multi-stage dual replica bit-line delay(MDRBD)구조를 소개하고, 14nm FinFET 공정, 동작전압 0.6V에서 각 기술들에 대한 읽기 성공률이 $6{\sigma}$를 만족하는 최대 on-cell 개수를 simulation을 통해 찾고 이때 각 구조에 대한 performance와 에너지를 비교했다. 그 결과, $RBL_{conv}$ 대비 DRBD와 MDRBD의 performance는 각각 24.4%와 48.3% 저하되고 에너지 소모는 각각 8%와 32.4% 감소된 것을 관찰하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.388-391
• /
• 1999

This Paper presents an efficient algorithm that minimizes the area of the combinational system through cell replacement. During the minimization, it maintains the circuit speed same. For the minimization, the proposed algorithm defines the criticality of each cell, based on the critical delay and the number of paths passing through the cell. Then, it visits the cells of the system, one by one, from the one with the lowest criticality, and replaces it with the minimum area cell that satisfies the delay constraint. Experimental results, using the LGsynth91 benchmark circuits synthesized by misII, show that the proposed algorithm reduces the circuit area further by 17.54% on the average without sacrificing the circuit speed.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.94-97
• /
• 1999

In this paper, a new real-time neural network connection admission controller is proposed. The proposed controller measures traffic flows, cell loss rate and cell delay periodically each classes. The Neural network learns the relation between those measured information and service quality by real-time. Also the proposed controller uses the DWRR multiplexer with buffer dedicated to every traffic source in order to measure the delay that cells experience in buffer. Experimental result shows that the proposed method can control effectively heterogeneous traffic sources with diverse QoS requirement.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.277-280
• /
• 2001

Due to the explosive popularization of the Internet, it has been researched for many mobile terminals how to receive various multimedia information. Especially, it has been considered that a mobile terminal is serviced with multimedia information through a inherent IP address. In this paper we have proposed the Handover Signaling Method and analyzed the Handover delay time of this proposed method in wireless section. This proposed method is appropriate to Broadband systems with Mobile IP. We have simulated Handover delay time with respect to the distance between a terminal and base stations

• 전자공학회논문지A
• /
• 제31A권9호
• /
• pp.10-17
• /
• 1994

In this paper, a priority schedling and a flow control algorithm with hysteresis effect are proposed for high-speed networks. A mathematical model for the flow control is proposed and a cell transition probability from this model is found. And the performance of the proposed algorithm is analyzed by a computer simulation. According to the simulation results, it can be shown that the priority scheduling and the flow control with hysteresis effect get the cell loss probability 0.061 better and the average delay 100ms better and the average delay 100ms beter than those of single threshold.

• 한국통신학회논문지
• /
• 제25권9A호
• /
• pp.1348-1358
• /
• 2000

본 논문은 CDMA 이동전화 시스템에서 하나의 기지국(cell) 내에서 처리되는 BTS 와 중계기의 통화량을 분석하기 위한 연구이다. 일반적으로 중계기는 기지국(BTS)의 RF 회로에서 직접 분기하여 연결하는 방식으로 개발되어 기지국 통화와 구분되지 못하는 시스템 구조를 가지고 있다. 이러한 문제점을 해결하기 위해서 중계기 수신단에 시간 지연장치(Time Delay Device)를 설치하고 실험을 실시하여 Traffic을 구분하는 결과를 얻었다. 그러나 기지국에는 하나의 BTS에 다수의 중계기를 연결하여 운용하고 있다. 따라서 중계기 3대가 설치된 기지국(1BTS+3중계기)을 선정, 각 중계기에 계산된 임의의 Time Delay를 설치하고, 동 기지국에서 2일 동안 통화실험을 실시한 결과 기지국 및 3개의 중계기 Traffic이 뚜렷하게 구분되는 데이터를 얻었다.

• 한국정보처리학회논문지
• /
• 제6권7호
• /
• pp.1929-1940
• /
• 1999

본 논문은 TV 브라운관과 컴퓨터 모니터에 사용되는 마그네트(Magnet)에 일정한 자력을 갖도록 자화 시키는 착자기를 제어하며, 검사공정을 자동화하는 제어 시스템용의 집적회로를 설계하여 개발한 것에 관한 것으로써, 착자기의 콘트롤 모듈과 프로토콜 모듈의 주변기기 제어회로 부분을 0.8um CMOS SOG 기술로 설계하여 ETRI에서 공정하여 칩(Chip)을 완성시켜 동작을 확인하였다. 본 논문에서는 개별 셀(Single cell)의 지연 예측에 사용되었던 기존의 프로파게이션/램프 지연 모델(Propagation/ramp delay model)을 분석, 문제점을 보완 수정한 LODECAP(LOgic DEsign CAPture)의 인버터 선형 지연 모델을 응용하여 타이밍 콘트롤 블록 내의 지연 체인(Delay chain)을 설계 할 수 있는 새로운 "지연 예측 수식"을 제안하였다. 본 논문은 추출된 수식에 의거하여 타이밍 콘트롤 블록의 설계, 시스템에 적용하였으며, 나머지 블록들을 설계한 기법에 대하여도 상술하였다.여도 상술하였다.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.629-642
• /
• 1996

ATM switch handles the traffic for a wide range of appliations with different QOS(Quality-of-Service) requirements. In ATM switch, the priority control mechanism is needed to improve effectively the required QOS requirements. In this paper, we propose a priority control mechanism using the cell transfer ratio type and discard threshold in order to archive the cell loss probability requirement and the delay requirement of each service class. The service classes of our concern are the service class with high time priority(class 1) and the service class with high loss priority control mechanism, cells for two kind of service classes are stored and processed within one buffer. In case cells are stored in the buffer, cells for class 2 are allocated in the stored and processed within one buffer. In case cells are stored in the buffer, cells for class 2 are allocated in the shole range of the buffer and cells for class 1 are allocated up to discard threshold of the buffer. In case cells in the buffer are transmitted, one cell for class 1 is transmitted whenever the maximum K cells for class 2 are transmitted consecutively. We analyze the time delay and the loss probability for each class of traffic using Markov chain. The results show that the characteristics of the mean cell delay about cells for class 1 becomes better and that of the cell loss probability about cells for class 2 becomes better by selecting properly discard threshold of the buffer and the cell transfer ratio according to the condition of input traffic.

• 한국정보처리학회논문지
• /
• 제3권3호
• /
• pp.512-522
• /
• 1996

산발적인 지역의 가입자들에 대한 광대역 ISDN(B-ISDN) 서비스를 위하여 위성 회선을 적용하는 것이 검토 되고 있다. 위성 회선의 효율적인 ATM 셀 전송으로 TDMA 방식을 적용하는 것이 유효하지만, TDMA와 ATM의 동기/비동기성의 차이로 인한 셀 지연 변이를 보상하는 방법이 필요하게 된다. 본 논문에서는 지금까지 제안되어 왔던 셀 지연 변이의 보상 방식 중에서 많은 이점을 갖는 셀 계수 방식의 지연 특성을 응용 함으로써 트래픽이 포아송 입력, 마르코프 변조 포아송 과정 입력인 경우에 대하여 셀 제어 시간(Tc)의 적화를 유도하였다. 그리고 셀 클럼핑 현상을 억제하기 위하여 이산 타임 스탬프 방식을 제안 하여 ATM 전송에 따른 CDV 분포의요구 품질의 범위를 해석 하고 검증하였다. 본 방식의 적용에 따라 CDV 분포폭은 약1.2$\times$Tc 정도로 억제가 가능 하여이산 타임 스탬스방식에 따른 전체적인 셀 지연 변이가 감소됨을 알 수 있었다.