• 한국정보통신학회논문지
• /
• 제10권6호
• /
• pp.1045-1054
• /
• 2006

본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.96-102
• /
• 2008

SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.15-21
• /
• 2008

SoC와 같이 많은 컴포넌트로 구성된 버스 토폴로지(topology)에서는 여러 버스가 계층적으로 나누어져 있으며, 버스간에는 브릿지로 연결되어 있다. 브릿지 토폴로지는 버스 내에서 컴포넌트의 동시 통신이 가능하기 때문에 버스의 성능을 획기적으로 향상시킬 수 있다. 그러나 버스간의 데이터 전송이 발생할 때, 브릿지 블록에서 레이턴시가 증가할 수 있다. 본 연구에서는 다양한 종류의 브릿지 토폴로지에 대해 살펴보고, 각각의 장단점을 분석해 보았으며, 성능, IP의 재사용, 타이밍 마진, 게이트 수, 설계 마진 등의 측면에서 우수한 성능을 보여주고 있는 플라잉 브릿지 토폴로지에 대해 제안하고 있다. 기존 버스 브릿지는 단지 버스간의 데이터를 교환하는 역할을 하지만, 플라잉 브릿지는 버스와 슬레이브 간에 직접 통신을 통해 데이터 전송하는 특징을 갖는다. 위와 같은 직접 통신방법은 공용버스의 트래픽 부담을 줄일 수 있으며 고성능의 브릿지 통신을 가능하게 할 수 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.646-647
• /
• 2007

The topology processor uses the status of circuit breakers as input. It operates on the bus section connectivity data, which is stored in the data base, to determine the bus/branch topology of the network. This output of the topology processor forms part of the input to the state estimation or dispatcher power flow. This paper describes the development of the topology processor using matrix structure.

• ETRI Journal
• /
• 제32권5호
• /
• pp.713-721
• /
• 2010

E-textile technology has earned a great deal of interest in many fields; however, existing wearable network protocols are not optimized for use with conductive yarn. In this paper, some of the basic properties of conductive textiles and requirements on wearable personal area networks (PANs) are reviewed. Then, we present a wearable personal network (WPN), which is a four-layered wearable PAN using bus topology. We have designed the WPN to be a lightweight protocol to work with a variety of microcontrollers. The profile layer is provided to make the application development process easy. The data link layer exchanges frames in a master-slave manner in either the reliable or best-effort mode. The lower part of the data link layer and the physical layer of WPN are made of a fabric serial-bus interface which is capable of measuring bus signal properties and adapting to medium variation. After a formal verification of operation and performances of WPN, we implemented WPN communication modules (WCMs) on small flexible printed circuit boards. In order to demonstrate the behavior of our WPN on a textile, we designed a WPN tutorial shirt prototype using implemented WCMs and conductive yarn.

• 대한전기학회논문지:전력기술부문A
• /
• 제49권6호
• /
• pp.259-265
• /
• 2000

The purpose of this paper is to detect and identify topological errors in order to maintain a reliable database for the state estimator. In this paper, a two stage estimation procedure is used to identify the topology errors. At the first stage, the WSAV state estimator which has characteristics to remove bad data during the estimation procedure is run for finding out the suspected branches at which topology errors take place. The resulting residuals are normalized and the measurements with significant normalized residuals are selected. A set of suspected branches is formed based on these selected measurements; if the selected measurement is a line flow, the corresponding branch is suspected; if it is an injection, then all the branches connecting the injection bus to its immediate neighbors are suspected. A new WLAV state estimator adding the branch flow errors in the state vector is developed to identify the branch topology errors. Sample cases of single topology error and topology error with a measurement error are applied to IEEE 14 bus test system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.21-22
• /
• 2007

Topology processing is indispensable basic function as it generate a real-time BUS-BRANCH model in Energy Management Systems because most application softwares such as state estimation, power flow, etc., require BUS-BRANCH circuit data. This paper propose an expert system to generate BUS-BRANCH circuit model using Artificial Intelligence technology and it is applied to 154kV distribution substations.

• 조명전기설비학회논문지
• /
• 제29권12호
• /
• pp.88-96
• /
• 2015

This paper describes a new method for enhancing the accuracy of network analysis applications in energy management systems. Topology processing, state estimation, power flow analysis, and contingency analysis play a key factor in the stable and reliable operation of power systems. In this respect, the aim of topology processing is to provide the electrical buses and the electrical islands with the actual state of the power system as input data. The results of topology processing is used to input of other applications. New method, which includes the topology error analysis based on inconsistency check, coherency check, bus mismatch check, and outaged device check is proposed to enhance the accuracy of network analysis. The proposed methodology is conducted by energy management systems and the Korean power systems have been utilized for the test systems.

• 전기학회논문지
• /
• 제62권8호
• /
• pp.1053-1058
• /
• 2013

Because of computational burden and complex topology of substation, a transmission overload relief using circuit-breaker switching was very complex and difficult. However, a on-line algorithm for reducing the overloads in transmission lines has made progress due to the advance of IT technology. This paper describes the methodology for alleviating the overloads in transmission lines by circuit-breaker switching. First, the severe contingency lists and substations were selected from the results of contingency analysis. Then the switch combinations are determined using circuit-breakers of the selected substation. The topology changes are limited to equipment outage, bus split, island split, bus merge and island merge. Finally, the fast screening and full analysis methods are used to analyze the overload in transmission lines. To verify the performance of the proposed methodology, we performed a comprehensive test for both test system and large-scale power systems. The results of these tests showed that the proposed methodology can accurately alleviate the overloads in transmission lines from online data and can be applied to on-line applications.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 전문대학교육위원
• /
• pp.27-29
• /
• 2004

This paper presents improved teaching and learning Gill for easily analysis tool of load flow of power system. This GUI includes not only contingency analysis function, but also calculating power loss from transmission line flow. The Gill is friendly for study for power system operation and control because picture provide a better visualizing of relationships between input parameters and effect than a tabula type result. This Gill enables topology and the output data of load flow for line outages to be shown on same picture page. Users can input the system data for power flow on the the picture and can easily see the the result diagram of bus voltage, bus power, line flow. It is also observe the effects of different types of variation of tap, shunt capacitor, loads level, line outages. Proposed Gill has been studied on the Ward-Hale 6-Bus system.