

Matrix Structure를 이용한 토폴로지 프로세서 개발

조윤성¹, 윤상윤¹, 이육화¹, 이진¹, 허성일², 김선구², 이효상²
¹LS산전(주) ²한국전력거래소

Development of the Topology Processor using Matrix Structure

Cho Y. S.¹, Yun S. Y.¹, Lee W. H.¹, Lee J.¹, Heo S. I.², Kim S. G.², Lee H. S.²
¹LS Industrial Systems ²Korea Power Exchange

Abstract - The topology processor uses the status of circuit breakers as input. It operates on the bus section connectivity data, which is stored in the data base, to determine the bus/branch topology of the network. This output of the topology processor forms part of the input to the state estimation or dispatcher power flow. This paper describes the development of the topology processor using matrix structure.

1. 서 론

EMS(Energy Management System) 시스템은 크게 보면 데이터베이스를 중심으로 스카다, 발전 및 계통 해석 어플리케이션, 사용자 인터페이스, 어플리케이션 인터페이스 등으로 구성되어 있다. 계통 해석 어플리케이션은 전력계통의 실제 상태를 및 안정성 분석을 목적으로 한다. 본 어플리케이션은 실시간 및 연구 모드로 동작한다. 실시간 모드의 분석 도구는 계통의 안정성을 실시간으로 평가하여 운영에 도움을 주고 있다. 계통 해석 어플리케이션에는 토폴로지 프로세서, 상태 추정, 급전원 조류계산, 고장 계산 등으로 구성되어 있다.

본 논문은 계통의 연결 상태를 이용하여 상태추정 및 급전원 조류계산의 기본 구조(모선, Bus)를 형성하는 토폴로지 프로세서(Topology processor)에 대해 다루고 있다. 본 논문의 토폴로지 프로세서는 Matrix structure를 이용하여 개발하였다.

2. 본 론

2.1 토폴로지 프로세서의 구조

토폴로지 프로세서는 계통 해석 어플리케이션에 의한 모선 중심의 계통 해석을 위해 필요한 데이터를 제공한다. 즉, 노드 중심의 계통모델을 모선 중심의 계통 모델로 변경하여 다른 어플리케이션에 제공한다. 그림 1은 개발된 토폴로지 프로세서의 전체 구조를 나타내고 있다. 그림 1은 데이터 준비과정, 노드-모선 사상정보(node-bus mapping), 변경 여부 판단, 네트워크 독립계통, 정지설비 확인등의 기능으로 구성되어 있으며, 개발된 프로세서의 특징은 다음과 같다.


- 모든 변전소에 대해 수행하는 초기화 모드(Initialization)와 변경된 변전소에 대해 수행하는 추종 모드(Tracking)로 구성
- 차단기 및 단로기를 나타내고 있는 노드 중심의 계통 구조를 모선 중심의 계통구조로 변경(노드로 구성된 모든 설비의 구조가 모선 구조로 변경됨)
- 계통의 독립 유무 및 정지된 계통 설비의 유무 확인 기능
- 입출력 데이터의 갱신

2.2 Substation Configuration


본 모듈에서는 각각의 변전소의 차단기/단로기의 상태정보(닫힘, 열림)를 이용하여 전기적인 그룹핑을 실시한다(node-bus mapping). 그림 2는 substation configuration의 예를 나타내고 있다. 그림 2에서 1번, 3번 차단기가 열리게 되면 변전소는 다음과 같이 2개의 전기적 그룹으로 생성된다.

- Group 1: N1, N5, N6, N4, N7, N8 ⇒ Bus 1
- Group 2: N2, N3 ⇒ Bus 2

이와 같이 차단기/단로기의 상태정보에 따라 변전소는 여러 개의 그룹으로 생성되며, 각 그룹은 모선(Bus) 번호를 갖게 된다. 그림 1에서 보듯이 substation configuration 모듈은 모든 변전소에 대해서 수행 하는 것이 아니며, 변경된 변전소에 대해서만 수행을 한다. 즉, 변경된 차단기/단로기 정보가 존재하는 변전소에 대해서만 본 모듈을 수행한다.



<그림 1> 토폴로지 프로세서의 구조



<그림 2> 변전소 구성의 예

2.3 Network Configuration

위 모듈에서는 차단기/단로기의 상태 정보를 이용하여 변전소에 모션 번호를 할당하였다. Network configuration은 생성된 모션을 이용하여 계통 전체의 island, 계통 설비의 가동유무, 모션타입(Slack, PV, PQ, Isolate) 등을 검사한다. 현재 국내 island 정보는 육지와 제주계통으로 분리되어 있다.

2.4 Bus modeling

위 모듈은 생성된 모션 및 island 정보를 이용하여 노드 중심의 설비 정보를 모션 중심의 설비 정보로 변경한다. 위 결과는 상태 추정 및 급전원 조류계산 등에서 사용된다.

2.5 Matrix Structure

Substation configuration과 Network configuration에서는 node 및 모션을 이용하여 그룹핑하는 작업을 수행한다. 본 논문에서는 Matrix 구조를 이용하여 그룹핑을 수행하였다. 표 1은 그림 2의 변전소 구성을 matrix로 표현하였다. 표 1에서 많은 부분이 null 이며, 표 1의 Matrix 구조를 표 2와 같은 구조로 변경하였다. 표 2에서 볼수 있는 연결된 노드의 명과 개수, 연결되지 않은 노드의 명과 개수가 나타난다. 실제로는 연결되어 있지만 차단기 상태가 open 된 정보도 필요하기 때문에 표 2의 Matrix구조로 표현하였다. 표 3은 Matrix 구조를 이용하여 그룹핑하는 알고리즘을 나타내고 있다. 표에서 보듯이 Matrix 구조가 대각행렬이기 때문에 Upper 또는 Lower측만 이용해서 수행한다.

<표 1> 그림 1의 변전소에 대한 Matrix

	N1	N2	N3	N4	N5	N6	N7	N8
N1		2			1		1	
N2	2		1					
N3		1		2				
N4			2			1		1
N5	1					1		
N6				1	1			
N7	1							1
N8				1			1	

1: Close, 2: Open

<표 2> 그림 1의 변전소에 대한 Ordering Matrix

N1	N5	N7	2	N2	1			
N2	N3	1	N1	1				
N3	N2	1	N4	1				
N4	N6	N8	2	N3	1			
N5	N1	N6	2					
N6	N4	N5	2					
N7	N1	N8	2					
N8	N4	N7	2					

1: Close, 2: Open

<표 3> Ordering된 Matrix를 이용한 bus-node mapping

```

DO J=1,N01
  COLUMN=SUB(QQ(INDEX),J)
  IF(COLUMN.EQ.0) GOTO 901
  IF(VISIT(QQ(INDEX),COLUMN).NE.LOOP)THEN
    COUNT=COUNT+1
    QQ(COUNT)=COLUMN
    IF(AA(COLUMN).NE.0) THEN
      COUNT1=COUNT+1
      TP_STATION(NUM)=NAME(NO_STATION)
      TP_GROUP(NUM)=NO_GROUP
      TP_NODE(NUM)=COMP(NO_STATION,COLUMN)
      NUM=NUM+1
    ENDIF
    AA(COLUMN)=0
    VISIT(COLUMN,QQ(INDEX))=LOOP
  ENDIF
  SUB(QQ(INDEX),J)=0
ENDDO
  
```

2.5 사례 연구

본 논문에서는 전 계통에 대해 수행하였으며, Fortran을 이용하여 코딩하였다. 표 4는 안덕 변전소에 대한 토폴로지 프로세서의 결과이다. 토폴로지 프로세서의 중요한 요소중 토폴로지 프로세서의 수행시간이다. 본 논문에서 개발된 프로그램의 수행 시간은 0.25초이다. 모든 변전소에 대해 수행한 수행속도이다.

<표 4> 안덕 변전소에 대한 토폴로지 프로세서의 결과

#ST	Name	모션 번호	# ISI	노드명	TR	LN	GN	BB	LD	SH
1	ADU	1	2	L1B	0	0	0	0	0	0
1	ADU	1	2	L1A	0	0	0	0	0	0
1	ADU	1	2	HRMT	0	1	0	0	0	0
1	ADU	1	2	14B1	0	0	0	1	0	0
1	ADU	1	2	L3A	0	0	0	0	0	0
1	ADU	1	2	L5A	0	0	0	0	0	0
1	ADU	1	2	L13A	0	0	0	0	0	0
1	ADU	1	2	L10A	0	0	0	0	0	0
1	ADU	1	2	L3B	0	0	0	0	0	0
1	ADU	1	2	L5B	0	0	0	0	0	0
1	ADU	1	2	MR1P	1	0	0	0	0	0
1	ADU	1	2	L10B	0	0	0	0	0	0
1	ADU	1	2	HRAT	0	1	0	0	0	0
1	ADU	1	2	NCJ1	0	1	0	0	0	0
1	ADU	1	2	14B2	0	0	0	1	0	0
1	ADU	1	2	L2A	0	0	0	0	0	0
1	ADU	1	2	L4A	0	0	0	0	0	0
1	ADU	1	2	L6A	0	0	0	0	0	0
1	ADU	1	2	L23A	0	0	0	0	0	0
1	ADU	1	2	L2B	0	0	0	0	0	0
1	ADU	1	2	L4B	0	0	0	0	0	0
1	ADU	1	2	L6B	0	0	0	0	0	0
1	ADU	1	2	MR2P	1	0	0	0	0	0
1	ADU	1	2	SJJT	0	1	0	0	0	0
1	ADU	1	2	SNST	0	1	0	0	0	0
1	ADU	1	2	NCJ2	0	1	0	0	0	0
1	ADU	2	2	MR1S	1	0	0	0	1	0
1	ADU	3	2	MR2S	1	0	0	0	1	0
1	ADU	2	0	M1B	0	0	0	0	0	1
1	ADU	2	0	M1C	0	0	0	0	0	1

3. 결 론

본 논문에서는 Matrix 구조를 이용한 토폴로지 프로세서를 개발하였다. 토폴로지 프로세서는 노드 중심의 변전소 및 설비를 모션 중심으로 변경한다. 본 논문에서 개발된 Matrix 구조는 수행 속도를 빠르며, 정확한 결과를 나타내고 있다. 본 개발된 프로그램은 현재 개발중인 ACM 구조의 토폴로지 프로세서의 검증용으로 사용되고 있다.

한국형EMS 개발은 산업자원부의 전력산업 연구개발사업으로 수행중인 사업입니다.

[참 고 문 헌]

- [1] M. Prais and A. Bose, "A topology processor that tracks network modification over time", IEEE Trans. Power Systems, Vol. 3, 992-998, 1988
- [2] P. D. Yehsakul and I. Dabbaghchi, "A topology-based algorithm for tracking network connectivity", IEEE Trans. Power Systems, Vol. 3, 339-346, 1995