• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.1877-1880
• /
• 2005

This paper proposed the new current feed-back amplifier for low supply voltage application. The input stage was designed to be a class-AB circuit and achieve the low supply-voltage operation down to $2V_{TH}+2V_{DS(SAT)}$. With the self-adjust bias current, the high performance can be adopted with high stability. The circuit was successfully proven by the simulation with MOSIS 0.5 ${\mu}$m MOS technology.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.563-566
• /
• 1988

A current-controlled CMOS operational transconductance amplifier(OTA), whose transconductance is directly proportional to the DC bias current, has been developed for many electronic circuit applications. It features that its transconductance is insensitive to temperature unlike that of the bipolar OTA. This property makes it possible to use the proposed OTA as a basic buliding block in electrically variable circuit design. The SPICE simulation shows that the conversion sensitivity of the circuit is 44.62 mv /${\mu}A$ and the linearity error less than 0.54 % over a bias current range from 2 ${\mu}A$ to 120 ${\mu}A$ when the output is loaded with a 1${\Omega}$ resistor.

• 한국항행학회논문지
• /
• 제23권2호
• /
• pp.166-171
• /
• 2019

본 논문은 6.78 MHz무선전력전송 송신기의 전송 효율을 높이고 송수신 코일 간격 변화에도 안정적 특성을 확보하기 위해 전류 모드 클래스 D 전력증폭기를 설계한다. 선형증폭기의 이론적인 효율을 제한하는 트랜지스터의 기생 커패시터 성분에 의한 손실을 적게 만들어 전력증폭기의 효율을 향상시킨다. 회로 설계 시뮬레이터를 이용하여 고효율 증폭기를 설계하고 부하 임피던스 변화에 따른 전력 출력, 효율 특성을 시뮬레이션하여 검증하였다. 시뮬레이션에서 DC 바이어스 30 V일 때 42.1 dBm의 출력과 95%의 효율을 갖도록 설계하였다. 전력증폭기를 제작하여 42.1 dBm (16 W)의 출력에서 91%의 효율을 보였다. 드론 무선전력전송에 적용될 송수신 코일을 제작하였으며, 송수신 코일 간격에 따른 부하변화에 따라 전력부가효율이 최대 88% 이고 출력전력 $42.1dBm{\pm}1.7dB$의 특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제37권6호
• /
• pp.85-96
• /
• 2000

Fully Differential 연산 증폭기 회로는 SCF(Switched Capacitor Filter), D/A 컴버터, A/D 컨버터, 통신 회로 등의 VLSI 설계시 외부 부하 구동에 필수적이다. 기존의 CMOS 연산 증폭기 회로는 CMOS 기술에 따른 여러 가지 단점을 갖는데 우선 큰 부하 용량에 대한 구동 능력이 양호하지 못하고, 집적도의 증가에 따른 전원 전압의 감소로 인해 입출력 전압의 동작 특성이 저하되어 전체 회로의 동특성 법위가 감소된다. 이러한 단잠들을 개선하기 위하여 출력부의 출력 스윙을 늘릴 수 있는 차동 출력 구조를 사용한 회로가 Fully Differential 연산 증폭기 회로이며, 단일 출력 구조의 연산 증폭기 보다 스윙 폭이 향상된다. Fully Differential 연산 증폭기의 구성에서 전류 미러가 그 성능을 결정하며, 따라서 큰 출력 스윙과 안정된 회로 동작을 위해서는 출력 저항이 크고, 기준 전류와의 정합이 잘 되는 전류 미러의 설계가 중요하다. 본 논문에서는 큰 출력 저항과 기준 전류와의 정합 특성이 우수한 새로운 전류 미러를 제시하였다. 출력 스윙을 키우고 전력 소모를 줄이기 위해 새로운 전류 미러를 사용하여 2단 증폭 형태의 Fully Differential 연산 증폭기를 설계하였으며, 설계한 증폭기는 레이아웃으로 구현하여 시뮬레이션 프로그램(SPICE3f)을 통하여 성능을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 V
• /
• pp.2629-2632
• /
• 2003

This paper presents the harmonics rejection technique and the simulation of a active power filter using power operational amplifier. The proposed active power filter consists of CT(current transformer), harmonics detector and harmonics amplifier. The harmonics detector is a high pass filter using a GIC(Generalized Impedance Converter). The harmonics amplifier consists of a power operational amplifier and passive filters. The simulation has been implemented by OR-CAD program. It is examined whether the proposed active power filter can be realized or not through simple experiments.

• 전자공학회논문지B
• /
• 제32B권5호
• /
• pp.730-736
• /
• 1995

This paper presents the design of a CMOS programmable slew rate operational amplifier based upon a newly proposed concept, that is a switched parallel current subtraction circuit with adaptive biasing technique. By utilizing the newly designed circuit, it was proven that slew rate was linearly controlled and power dissipation was optimized. If the programmable slew rate amplifier is employed into mixed signal system, it can furnish the convenience of timing control and optimized power dissipation. Simulated data showed the slew rate ranging from 5. 83V/$\mu$s to 41.4V/$\mu$s, power dissipation ranging from 1.13mW to 4.1mW, and the other circuit performance parameters were proven to be comparable with those of a conventional operational amplifier.

• 한국정보통신학회논문지
• /
• 제10권11호
• /
• pp.1934-1939
• /
• 2006

현재의 디지털 통신 시스템은 매우 다양한 디지털 변조 방식을 채택하고 있다. 이러한 통신 시스템에서는 인접 채널에 대한 간섭을 최대한 줄이기 위해서 필연적으로 선형 전력증폭기를 요하며 동시에 높은 효율의 전력증폭기가 요구된다. 본 논문에서는 선형성 및 효율이 동시에 개선되는 방식의 Doherty전력 증폭기를 시뮬레이션 최적화 기법을 통해 설계하고 동시에 시뮬레이션을 통해 설계한 평형 전력 증폭기의 결과와 비교하여 효율이 20% 선형성이 10dB 개선됨을 보였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.143-152
• /
• 2004

새로운 구성의 저전력 광대역 바이폴라 전류 콘베이어(CCII)를 제안하고 이것을 이용한 유니버셜 계측 증폭기(UIA)를 설계하였다. 설계된 CCII는 정확한 전류 및 전압 전달특성과 낮은 전류 입력단자의 임피던스를 위해 종래의 AB급 CCII의 회로에 적응성 전류 바이어스 회로를 사용하였다. 설계된 UIA는 제안한 2개의 CCII와 4개의 저항기만으로 구성되며, 입력 신호의 선택과 저항기의 사용에 따라, 3가지 종류의 계측 증폭기를 실현할 수가 있다. 시뮬레이션 결과, 제안한 CCⅡ는 2.0Ω의 전류 입력 임피던스를 갖고, 이 CCII를 전압 증폭기로 응용할 때 0에서 50㎑까지의 주파수 범위에서 최대 60㏈의 이득을 갖고 있다는 것을 확인하였다. 또한, -100㎃에서 100㎃까지의 전류 범위에서도 우수한 전류 폴로워 특성을 갖고 있다는 것을 확인하였다. 설계된 UIA는 저항기의 정합에 관계없이 3가지 계측 기능을 갖고 있다는 것을 확인하였다. 완전-차동 전압 계측 증폭기로 사용할 때 0에서 100㎑까지의 주파수 범위에서 40㏈의 전압 이득을 갖고 있다. 공급 전압 ±2.5V에서 CCII와 UIA의 전력 소비는 각각 0.75㎽와 1.5㎽이다.

• 한국산업정보학회논문지
• /
• 제18권5호
• /
• pp.1-8
• /
• 2013

본 논문은 수동소자를 사용하지 않고 선형성 향상을 얻는 가변이득증폭기(VGA, variable gain amplifier) 설계에 관련된 것이다. 이 제안된 VGA는 전류 귀환 증폭기 구조를 이용하고, 이득은 입력단과 귀환부의 트랜스컨덕턴스(GM) 비로 얻어진다. 선형성과 높은 이득을 얻기 위하여 귀환 트랜스컨덕턴스에 전류 분할 기법과 소스 축퇴(degeneration) 기법을 사용하였다. 이득의 변화는 가변 정류기로 입력 트랜스컨덕턴스의 바이어스 전류를 변화시켜 얻을 수 있다. 이 VGA는 $0.35{\mu}m$ CMOS공정을 사용하여 설계하였고, 저 전력을 위해 sub-threshold 영역에서 동작시키게 하였다. 가변 이득은 23dB~43dB의 결과를 얻도록 하였고, 소모 전류는 3.3V에서 $2.82{\mu}A{\sim}3{\mu}A$ 이다. 이 VGA가 차지하는 칩 면적은 $120{\mu}m{\times}100{\mu}m$이다.

• 한국정보통신학회논문지
• /
• 제11권1호
• /
• pp.83-88
• /
• 2007

MOSFET 트랜지스터의 전기적인 특성 변화에 따른 Class-E RF 전력 증폭기의 신뢰성 특성을 분석하였다. Class-E 전력 증폭기에서 MOSFET는 높은 효율을 얻기 위해 스위치로 동작하며, 이로 인해 MOSFET가 off 되었을 때 드레인 단자에 높은 전압 신호가 발생한다. 회로가 동작함에 따라 높은 전압의 스트레스로 인하여 MOSFET의 문턱 전압은 증가하고 전자의 이동도는 감소하여 MOSFET의 드레인 전류는 감소하게 된다. Class-E 전력 증폭기에서 MOSFET의 전류가 감소하면 전력 효율 및 출력 전력은 감소하게 된다. 그러나 class-E 전력증폭기에서 작은 부하 인덕터를 사용할 경우 큰 인덕터를 사용하는 경우에 비 해 신뢰성 특성을 향상시킬 수 있다. 1mH의 부하 인덕터를 사용한 경우 $10^{7}$초 후에 드레인 전류는 46.3%가 감소하였으며, 전력 효율은 58%에서 36%로 감소하였다. 그러나 1nH의 부하 인덕터를 사용한 경우 드레인 전류는 8.89%, 전력 효율 59%에서 55%로 감소하여 우수한 신뢰성 특성을 보여주었다.