• 한국자기학회지
• /
• 제5권5호
• /
• pp.790-794
• /
• 1995

Differential equations governing dynamic behavior of toroid-shaped ferro-magnetic material having a small gap of uniform width were derived incorporating Maxwell equations of electromagnetic induction relevent to the system and Newtonian equation of motion. Once the external uniform magnetic field was applied within the material through dc-circuit around the toroid, gap begin to change which lead to the abrupt variation of field in the material and gap according to the differential equations already derived. Characteristics of current and electromotive force with respect to time in the circuit consisting of inductance and resistance in series could be predicted from numerical solutions of these equations. As current in the circuit increasesl, magnetic field in the material increases, thus, the gap starts to shrink due to increased attractive force between gap and elastic restoring force in the material. With an appropriate selection of elastic constant of toroidal ferromagnetic material and design of gap structure it is possible to obtain the specified in both linear and nonlinear magnetic characteristics, such as current dependent and independent inductance.

• 센서학회지
• /
• 제25권5호
• /
• pp.349-353
• /
• 2016

Recently, research on bolometer-type uncooled infrared image sensor which is made for industrial applications has been increasing. In general, it is difficult to calibrate fixed pattern noise (FPN) of bolometer array. In this paper, average-current calibration algorithm is presented for reducing bolometer resistance offset. A resistor which is produced by standard CMOS process, on the average, has a deviation. We compensate for deviation of each resistor using average-current calibration algorithm. The proposed algorithm has been implemented by a chip which is consisted of a bolometer pixel array, average current generators, current-to-voltage converters (IVCs), a digital-to-analog converter (DAC), and analog-to-digital converters (ADCs). These bolometer-resistor array and readout circuit were designed and manufactured by $0.35{\mu}m$ standard CMOS process.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.609-612
• /
• 2002

In this paper, a 12-bit 100-MHz CMOS current steering digital-to-analog converter is designed. In the D/A converter, a driver circuit using a dynamic latch is implemented to obtain low glitch and thermometer decoder is used for low DNL errors, guaranteed monotonicity, reduced stitching noise. And a threshold voltage-compensated current source. The D/A converter is designed with 0.35-$\mu m$ CMOS technology at 3.3 V power supply and simulated with HSPICE. The maximum power dissipation of the designed DAC is 143 mW.

• 반도체디스플레이기술학회지
• /
• 제3권1호
• /
• pp.1-7
• /
• 2004

In this paper, we have developed the DC parameters test system which inspects the properties of DC parameters for semiconductor products. The developed system is interfaced by IBM-PC. It is consisted of CPLD part, ADC(Analog-to-Digital Converter), DAC(Digital-to-Analog Converter), voltage/current source, variable resistor and measurement part. In the proposed system, we have designed the constant voltage source and the constant current source in a part. In the comparison of results, the results of the simulation are very similar to the ones of the implementation.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2484-2490
• /
• 2012

본 연구는 EV용 전기차동차의 차세대 에너지원인 리튬이온 배터리 팩을 관리하는 BMS의 성능 검증을 위한 시뮬레이터의 Cell simulation 보드와 이를 컨트롤 할 수 있는 임베디드 프로그램을 개발 하였다. 그리고 시뮬레이터의 속도를 향상시키고, 시스템 단가를 낮출 수 있는 Amplifier를 직렬로 연결하는 방식을 고안하여 OP amp와 트랜지스터를 직렬로 연결하였다. 또한, DAC를 채널마다 사용하여 채널간 절연(isolation)성능 을 기존 방식보다 향상 시켰다. 그리고 전류 제한 보호회로를 구성하여, 외란으로부터 보드를 보호 할 수 있도록 하였다. 개발된 시뮬레이터의 성능 검증을 위하여 각 셀에 5V부터 0.5V까지 0.5V의 크기로 전압을 강하 시키면서 총 10번의 실험을 하였다. 실험 데이터의 유의성 분석 결과, 모든 실험 조건에서 평균 0.001~0.004V 표준 편차로 출력되는 것을 확인하였으며, 이를 통하여 본 시뮬레이터가 높은 유의성 및 반복성을 가지는 시스템임을 확인 할 수 있었다.

• 전력전자학회논문지
• /
• 제7권2호
• /
• pp.205-213
• /
• 2002

본 논문에서는 직류모선에서 교류모선으로 회생되는 전력을 제어할 수 있는 3상 전압원 인버터 시스템을 구현하였다. 전체 시스템은 선간접압 및 선전류용 센서, d-q 변환방식을 사용한 실제전력 연산기. PI제어기법을 적용한 복소전력 제어기, 수정 ｑ도통방식을 구현하기 위한 게이팅신호 생성기, 주파수를 추종하기 위한 DPLL과 전력회로로 구성된다. 제어보드는 32비트 DSP인 TMS32C32, EFLD 2개, ACD 6개와 DAC로 구성하였다. 제안한 시스템의 성능을 검증하기 위해 교류 220V에서 5kVA 전력용량인 축소모델을 설계, 제작하였다. 실험결과, 회생 유효전력은 명령값으로 잘 제어되며 회생 무효전력은 운전동안 내내 거의 0의 값을 유지함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제42권7호
• /
• pp.21-26
• /
• 2005

본 논문에서는 작은 면적을 갖는 저전력 스위치-매트릭스 구조의 델타-시그마 D/A 변환기용 준 디지털 FIR 재생필터를 제안하였다. 제안된 재생필터는 계수를 7 비트로 양자화하고 각 비트 값에 대응하는 전류를 생성하는 7 개의 전류원을 사용하는 구조로 205 개의 탭을 가지며 1419 개의 스위칭 트랜지스터로 구현되었다. 제안된 필터는 0.25 um CMOS공정을 이용하여 설계되었으며 전체 칩 면적은 1.5 mm$^{2}$으로 2.5 V에서 3.8 mW의 소비 전력을 갖는다. 모의실험 결과 104 dB의 다이나믹 레인지와 -84 dB의 대역 밖의 노이즈 허용값을 나타내어 고해상도 오디오용 DAC에 적합하다.

• 한국인터넷방송통신학회논문지
• /
• 제18권5호
• /
• pp.223-228
• /
• 2018

본 논문은 동축 공동 공진기를 이용한 레인센서를 설계하고 제작한다. 선형적으로 빗방울을 감지할 수 있는 레인센서는 전압 제어 발진기 (VCO), 동축 공동 공진기, RF 스위치, RF 검출기, A / D 컨버터, DAC 및 마이크로 컨트롤러로 구성되었다. 설계된 레인 센서의 작동 주파수 범위는 2.5GHz ~ 3.2GHz이며, 입력 전압과 전류 소스는 24 [V / DC]와 1 [A]이다. 설계된 센서 회로는 VCO, RF 스위치, 고주파수 3GHz에서 소자의 주파수 특성을 변화시키는 RF 검출기를 포함한다. 센서 회로의 주파수 특성에 대한 오차를 교정한다. 이를 위해 공진기에 신호를 보내지 않고 RF 검출기로 신호를 직접 전달하는 기준 경로를 만든다. 시뮬레이션 및 측정 결과에 따르면 시뮬레이션된 공진기 주파수와 제작된 공진기 주파수 사이에 0-50MHz 차이가 있음을 알 수 있다.

• 전자공학회논문지
• /
• 제50권6호
• /
• pp.85-90
• /
• 2013

본 논문에서는 본 연구실에서 제안된 Dummy Gate Assisted MOSFET을 이용하여 6bit SAR (Successive Approximation Register) ADC를 설계하였으며 이에 대한 대조군으로 Conventional MOSFET으로 동일한 회로를 설계하여 두 회로의 Co-60 Gamma Ray에 의한 누적방사선 영향을 비교 분석해 보았다. 설계된 SAR ADC는 Binary Capacitor DAC과 Dynamic Latch 형태의 Comparator 그리고 Logic으로 구성이 되었으며, 0.35um standard CMOS공정으로 제작되었다. 방사선 조사 후 Conventional MOSFET을 이용한 ADC는 정상동작하지 못하였지만, Dummy Gate Assisted MOSFET을 사용한 ADC는 방사선 조사 후 DNL은 0.7LSB에서 2.0LSB, INL은 1.8LSB에서 3.2LSB로 다소 증가하였으나 정상적인 A/D 변환이 가능하다는 것을 확인하였다.

• 전기전자학회논문지
• /
• 제28권2호
• /
• pp.234-238
• /
• 2024

본 논문은 낮은 구동 전류 특성과 3차원 적층 구조로 확장시킬 수 있는 장점을 가진 3차원 적층형 이중 팁 RRAM을 CNN 가속기 아키텍처에 접목하는 연구를 수행한 논문이다. 3차원 적층형 이중 팁을 적층 형태의 병렬연결로 시냅스 어레이에 사용하여 멀티-레벨을 구현하였다. 이를 Network-on-chip 형태의 가속기 내에 DAC, ADC, 버퍼 및 레지스터, shift & add 회로 등 다양한 하드웨어 블록들과 함께 구성하여 CNN 가속기에 대한 시뮬레이션을 수행하였다. 시냅스 가중치와 활성화 함수의 양자화는 16-bit으로 가정하였다. 해당 가속기 아키텍처를 위한 병렬 파이프라인을 통해 CNN 연산을 시뮬레이션한 결과, 연산효율은 약 370 GOPs/W를 달성하였으며, 양자화에 의한 정확도 열화는 3 % 이내가 되는 결과를 나타냈다.