• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.27-38
• /
• 2002

양자 우물 반도체 소자 모델링에 있어서 양자 우물의 다중 에너지 부준위 각각에 대한 Boltzmann 방정식의 해를 직접적으로 구하는 self-consistent한 방법을 개발하였다 양자 우물의 특성을 고려하여 Schrodinger 방정식과 Poisson 방정식 및 Boltzmann 방정식으로 구성된 양자 우물 소자 모델을 설정하였으며 이들의 직접적인 해를 유한 차분법과 Gummel-type iteration scheme에 의해 구하였다. Si MOSFET의 inversion 영역에 형성되는 양자 우물에 적용하여 그 시뮬레이션 결과로부터 본 방법의 타당성 및 효율성을 보여 주었다.

• 대한전자공학회논문지SD
• /
• 제39권2호
• /
• pp.14-26
• /
• 2002

Pauli 배타 원리를 적용한 축퇴 상태의 양자 우물 소자 모델링을 제안하였다. 양자 우물에서의 다중 에너지 부준위 각각에 대한 Boltzmann 방정식의 collision 항들을 Pauli 배타 원리를 적용하여 전개하고 이들을 Schrodinger 방정식과 Poisson 방정식과 결합하여 비선형적인 시스템의 모델을 설정하였다. 시스템의 해를 직접적으로 구하기 위하여 유한 차분법과 Newton-Raphson method를 적용하여 양자 우물의 다중 에너지 부준위 각각에 대한 캐리어 분포 함수를 구하였다. Si MOSFET의 inversion 영역에 본 모델을 적용하여 전자 밀도의 증가에 따라 양자 우물의 에너지 분포 함수가 Boltzmann 분포 함수의 형태로부터 Fermi-Dirac 분포 함수의 형태로 변화함을 제시하고, 소자 크기가 감소할수록 소자 모델링에 있어서의 Pauli 배타 원리의 중요성과 함께 본 모델의 정당함과 그 해석 방법의 효율성을 보여주었다.

• ETRI Journal
• /
• 제32권1호
• /
• pp.68-72
• /
• 2010

The coupling between the transverse and longitudinal components of the channel electron motion in NMOS devices leads to a reduction in the barrier height. Therefore, this study theoretically investigates the effects of the in-plane velocity of channel electrons on the capacitance-voltage characteristics of nano NMOS devices under inversion bias. Numerical calculation via a self-consistent solution to the coupled Schrodinger equation and Poisson equation is used in the investigation. The results demonstrate that such a coupling largely affects capacitance-voltage characteristic when the in-plane velocity of channel electrons is high. The ballistic transport ensures a high in-plane momentum. It suggests that such a coupling should be considered in the quantum capacitance-voltage modeling in ballistic transport devices.

• 대한전자공학회논문지SD
• /
• 제42권7호
• /
• pp.5-12
• /
• 2005

본 논문에서는 결합된 슈뢰딩거-푸아송 방정식과 전류연속방정식을 셀프-컨시스턴트하게 계산함으로써, 나노-스케일 center-channel (CC) double-gate (DG) MOSFET 디바이스의 전기적 특성 및 구조해석에 관한 연구를 시행하였다. 10-80 nm 게이트 길이의 조건에서 수행한 CC-NMOS의 시뮬레이션 결과를 DG-NMOS 구조에서 시행한 시뮬레이션 결과와의 비교를 통하여 CC-NMOS 구조에서 나타나는 CC 동작특성 메커니즘과, 이로 인한 전류 및 G$_{m}$의 상승을 확인하였다. 문턱 전압 이하 기울기, 문턱 전압 롤-오프, 드레인 유기 장벽 감소의 파라미터를 통하여 단채널 효과를 최소화하기 위한 디바이스 최적화를 수행하였다. 본 나노-스케일 전계 효과 트랜지스터를 위한 2차원 양자역학적 수치해석의 관한 연구를 통하여, CC-NMOS를 포함한 DG-MOSFET 구조가 40나노미터급 이하 MOSFET 소자의 물리적 한계를 극복하기 위한 이상적인 구조이며, 이와 같은 나노-스케일 소자의 해석에 있어서 양자역학적 모델링 및 시뮬레이션이 필수적임을 알 수 있었다.