• 정보통신설비학회논문지
• /
• 제3권2호
• /
• pp.11-17
• /
• 2004

In this paper we propose a new conceptual system for a network clock in which all node clocks are simultaneously synchronized to the national standard by intermediation parameter of satellite time. Experiments have shown the possibility of its adoption by real networks. The new proposed method has various structural benefits, in particular all node clocks can be kept at the same hierarchical quality in contrast to the existing method. The measurement results show that the accuracy of the experimental slave clock system can be kept within a few parts In 1012 and the MTIE (Maximum Time Interval Error) sufficiently meets ITU-T G.811 for the primary reference clock. A prototype system with fully automatic operational functions has been realized at present and is expected to be directly used for communication network synchronization in the near future.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.259-262
• /
• 2012

본 논문에서는 125 MHz 동작 주파수에서 64개 위상의 클럭을 출력하는 지연 고정 루프 (DLL: delay-locked loop)을 제안한다. 제안된 다중 지연 고정 루프는 delay line의 선형성을 개선하기 위해 $4{\times}8$ matrix 구조의 delay line을 사용한다. CMOS multiplexer와 inverter-based interpolator를 이용하여 $4{\times}8$ matrix 기반의 delay line에서 출력된 32개 위상의 클럭으로부터 64개 위상의 클럭을 생성한다. 또한 DLL에서 harmonic lock을 방지하기 위해 클럭의 duty cycle ratio에 무관한 initial phase locking을 위한 회로가 제안된다. 제안된 지연 고정 루프는 1.8 V의 공급전압을 이용하는 $0.18-{\mu}m$ CMOS 공정에서 설계된다. 시뮬레이션된 DLL은 40 MHz에서 200 MHz의 동작 주파수 범위를 가진다. 125 MHz 동작 주파수에서 최악의 위상 오차와 jitter는 각각 +11/-12 ps와 6.58 ps이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.899-902
• /
• 1999

In this paper, we designed a equalizer that moved the multipath of channel in 8-VSB transmission receiver. After doing the initial equalization with "LMS(Least Mean Square)"aigorithm. this equalizer used "Stop-and-Go" algorithm. Because of estimating SER(Symbol to Error Ratio) every a training sequence, this can positively cope with transformation of channel and because of using fast clock than symbol-clock(10.76 MHz), we are able to reduce a multiplier.

• Journal of the Optical Society of Korea
• /
• 제13권1호
• /
• pp.112-115
• /
• 2009

We investigate the effect of polarization-mode dispersion (PMD) on the optimum dispersion compensation (ODC) monitoring and nonlinear penalty in optical transmission systems. We report that PMD may reduce the fiber nonlinearity. We also report that the monitoring error of the clock-based ODC monitoring technique decreases after the first-order PMD compensation. A simple explanation of this phenomenon is shown.

• 한국측량학회지
• /
• 제28권6호
• /
• pp.563-571
• /
• 2010

GPS 위성은 세슘과 루비듐으로 이루어진 원자시계가 3~4개 탑재되어 있으며 NANU 정보를 통해 현재와 과거에 사용했었던 원자시계의 종류를 파악할 수 있다. 이 연구에서는 2001년부터 2009년까지의 SP3 파일에서 각 PRN에 대한 위성시계오차를 추출하여 분석하였다. 분석 결과 대체적으로 세슘시계는 직선형태, 루비듐시계는 곡선형태의 특성을 보였으나 일정한 경향은 나타나지 않았다. 또한 일주일간의 CLK 파일에서 위성시계오차를 추출하여 각 PRN별로 1차식과 2차식으로 접합하고 그 결과를 비교하였다. 세슘시계의 경우 2차식보다 1차식이 추출 데이터와 유사하였으며 루비듐시계의 경우 2차식이 추출 데이터와 유사하였고 특정 PRN은 다차항 형태의 특성을 보였다. 그리고 Modified Allan Deviation 방법을 이용하여 2007년과 2010년의 GPS 위성을 Block별, 원자 시계별로 분석하였다. 그결과 GPS 위성은 Block별, 원자시계별로 서로 다른 특성이 보였으며 Block 또는 원자시계가 변경되면 그 특성도 변경되는 것을 확인할 수 있었다.

• International Journal of Aeronautical and Space Sciences
• /
• 제17권1호
• /
• pp.73-79
• /
• 2016

The characteristics of the SBAS satellite orbit and clock corrections are highly affected by the narrow network size in the Korean peninsula, which is expected to have an important role in the future dual frequency SBAS. The correlation between satellite corrections can be analyzed in terms of the spatial decorrelation effect which should be analyzed to keep the service area as wide as possible. In this paper, the characteristics of satellite error corrections for the potential Korean dual frequency SBAS were analyzed, and an optimal filter design approach is proposed to maximize the service area.

• 한국정보통신학회논문지
• /
• 제8권6호
• /
• pp.1102-1106
• /
• 2004

통신장비 내에 들어 있는 클럭들에서 발생되는 위상시간에러의 성분 중에 플리커 잡음이 큰 비중을 차지한다. 본 논문에서는 먼저 주파수 안정도에 대찬 측정표준을 설명한다. 그리고 백색잡음으로부터 플리커 잡음을 컴퓨터로 생성시키는 알고리즘을 소개하고 분석한다. 특히 알고리즘의 파라미터 중에서 단수 및 시정수비와 잡음 생성 대역폭의 관계를 규명한다. 이러한 관계를 이용하여 컴퓨터로 위상시간 에러를 생성한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.469-471
• /
• 2022

본 논문에서는 아날로그 구동 방식의 4K UHD LCOS 패널을 구동하기 위해 디지털 픽셀을 아날로그 픽셀로 변환하는 과정에서 발생되는 이득 오차, DC 옵셋, 샘플링 클럭의 위상 오차를 보정하기 위한 보정회로의 구현 방법을 기술한다. 제안된 보정회로는 이득 및 DC 옵셋 보정 회로와 샘플링 클럭 위상 조정 회로로 구성되며, FPGA와 비디오 앰프를 이용하여 구현하였다.

• 한국위성정보통신학회논문지
• /
• 제9권2호
• /
• pp.119-125
• /
• 2014

본 논문에서 우리는 GNSS 항법 신호 생성 시뮬레이터 개발 연구를 수행하고, DCO(Digitally Clock Oscillator) 누적오차로 인한 의사거리 오차를 보상하기 위한 알고리즘을 구현한 후 시뮬레이션을 통하여 성능을 분석하였다. 일반적으로 신호를 생성하기 위하여 위성과 수신기의 위치 정보를 이용하여 초기의사거리 및 도플러를 계산한다. GNSS 신호생성기는 초기 의사거리를 이용하여 신호를 생성할 시점의 비트정보 및 코드정보를 생성하고 시간에 따라 계산된 도플러 정보를 이용하여 코드 및 반송파 출력주파수를 결정한 후 신호를 생성하게 된다. 이때 코드 및 반송파 출력주파수는 DCO를 이용하게 된다. DCO를 누적하여 샘플마다 코드 정보 및 비트정보를 추출하는데 DCO의 누적오차로 인하여 의사거리의 오차가 발생하게 된다. 의사거리 오차가 발생하면 수신기의 항법해에 영향을 주게 된다. 따라서 본 논문에서는 이러한 DCO 누적오차 성분을 제거하기 위한 DCO 누적오차 보상 알고리즘을 구현하고 실험을 통하여 의사거리 누적오차가 제거되며 항법해가 정밀해지는 것을 확인할 수 있었다.

• 한국정보통신학회논문지
• /
• 제23권7호
• /
• pp.816-821
• /
• 2019

듀얼에지 T 플립플롭을 사용하여 카운터 타입의 시간-디지털 변환기를 설계하였다. 시간-디지털 변환기는 공급 전압 1.5volts에서 $0.18{\mu}mCMOS$ 공정으로 설계하였다. 일반적인 시간-디지털 변환기에서 클록의 주기가 T일 때, 입력신호와 클록의 비동기로 인하여 클록의 주기에 해당하는 변환 에러가 발생한다. 그러나 본 논문에서 제안한 시간-디지털 변환기의 클록은 입력신호인 시작신호와 동기화되어 생성된다. 그 결과 시작신호와 클록의 비동기로 인해 발생할 수 있는 변환 에러는 발생하지 않는다. 그리고 카운터를 구성하는 플립플롭은 분해능 향상을 위해 클록의 상승에지와 하강에지에서 동작하는 듀얼에지 플립플롭으로 구성하였다.