• Journal of Power Electronics
• /
• 제9권1호
• /
• pp.93-99
• /
• 2009

A new plasma display panel sustaining driver using single side sustaining technique with a dual resonant method is proposed in this paper. Since this circuit enables to keep device voltage stress same as the prior circuit, it can be a low cost circuit compared to a conventional driver. To integrate the sustaining function into one side with a single power source in the driver, a charge pump method is adopted to make negative sustaining voltage and to achieve dual resonant energy recovery on the sustaining modes.

• 한국산학기술학회논문지
• /
• 제19권7호
• /
• pp.337-342
• /
• 2018

도시유역에서 발생되는 내수침수를 방어하는 수단으로 구조적 대책인 빗물펌프장이 있으나 현실적 적용에 어려움이 있기 때문에 비구조적 대책 등이 보안되어야 한다. 본 연구에서는 빗물펌프장 실무운영 담당자의 의견을 반영한 최소의 월류량을 가지는 펌프의 최적운영수위를 결정하였다. 빗물펌프장의 최적운영수위를 산정하기 위해 최적화 기법인 GA(Genetic Algorithm)을 이용하였으며, 도시유역의 강우-유출 모형인 SWMM(Ver.5.1) DLL과 연계하였다. 제약조건으로는 펌프의 효율을 극대화하는데 까지의 걸리는 시간을 고려하였으며, 최적운영수위를 산정한 결과 전체적으로 기존운영수위보다 낮은 운영 수위에서 월류량이 감소하였다. 대부분 펌프의 경우 각 펌프 호기의 운영 범위에서 가장 낮은 운영 수위가 선정되었다. 초기 펌프의 운영하는 것이 월류량을 저감할 수 있는 것으로 판단되며 이 후 펌프 운영 조건 변경을 하여도 월류 저감에 변화는 없는 것으로 나타났다. 내수침수 저감정도는 약 1%~2%로 산출되었으며, 하류지역에서 발생되는 월류량을 저감하는 정도이지만, 펌프의 운영적 관점에서 기계적 및 실무적 관점의 접근에 따른 효과적인 운영이라 판단된다. 향후, 펌프의 운영조건 등을 고려한다면, 펌프의 효율을 증대하고 내수침수를 저감하는데 도움이 되리라 판단된다.

• Journal of electromagnetic engineering and science
• /
• 제11권2호
• /
• pp.105-112
• /
• 2011

In phase-locked frequency synthesizers, a fast-lock technique is frequently employed to overcome the trade-off between a lock-time and a spurious response. The function of fast-lock in a conventional PLL (Phased Lock Loop) IC (Integrated Circuit) is limited by a factor of 16, which is usually implemented by a scaling of charge pumper, and consequently a lock time improvement of a factor of 4 is possible using the conventional PLL IC. In this paper, we propose a novel external active fast-lock loop filter. The proposed loop filter provides, conceptually, an unlimited scaling of charge pumper current, and can overcome conventional trade-off between lock-time and spur suppression. To demonstrate the validity of our proposed loop-filter, we fabricated an X-band frequency synthesizer using the proposed loop filter. The loop filter in the synthesizer is designed to have a loop bandwidth of 100 kHz in the fast-lock mode and a loop bandwidth of 5 kHz in the normal mode, which corresponds to a charge pumper current change ratio of 400. The X-band synthesizer shows successful performance of a lock-time of below 10 ${\mu}sec$ and reference spur suppression below -64 dBc.

• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.45-53
• /
• 2003

DRAM에서 사용되는 내부 승압 전원 전압과 기판인가 전원 전압 발생기를 공유함으로써 단일 Charge Pump에서 승압 전원과 기판 전원을 동시에 발생시키는 회로를 설계하였다. 이 회로는 0.14um의 DRAM 공정을 사용하여 기존 보다 전력 소모를 30%, 전체 면적을 40% 그리고 Pumping capacitor 면적을 29.6% 각각 감소하였으며 또한 전류 공급 효율을 13.2% 향상 시켰다. Charge Recycling 기법을 적용하여 Pumping capacitor의 Precharge 구간 동안 소모되는 전류를 75% 감소하였다.

• Journal of Power Electronics
• /
• 제7권4호
• /
• pp.294-300
• /
• 2007

This paper deals with a design of a bootstrap power supply using snubber energy regeneration, which is used to power a high-side gate driver of a half-bridge circuit. In the proposed circuit, the energy stored in the low-side snubber capacitor is transferred to the high-side bootstrap capacitor without any magnetic components. Thus, the power dissipation in the RCD snubber can be effectively reduced. The operation principle and design method of the proposed circuit are presented. The experimental results are also provided to show the validity of the proposed circuit.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.379-382
• /
• 2013

기존의 빛 에너지 하베스팅 회로에서는 MPPT(Maximum Power Point Tracking) 기능을 구현하기 위해 전력변환기(power converter)를 동작시키기 위한 클럭의 주파수나 듀티 싸이클(duty cycle)을 지속적으로 변화시키는 방법을 사용하고 있다. 본 논문에서는 전력변환기에 전력 공급을 위한 스위치의 듀티 싸이클을 제어하여 MPPT 기능을 구현하는 새로운 방법을 제안하였다. 제안된 회로는 0.35um CMOS 공정으로 설계 되었으며 칩 면적은 패드를 포함하여 $770um{\times}800um$이다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권2호
• /
• pp.125-131
• /
• 2001

When the program voltage is applied to a word line, a part of the boosted channel charge in inhibited bit lines is lost due to the coupling between the string select line (SSL) and the adjacent word line. This phenomenon causes the program disturbance in the cells connected to the inhibited bit lines. This program disturbance becomes more serious, as the word line pitch is decreased. To reduce the word line coupling, the rising edge of the word-line voltage waveform was changed from a pulse step into a ramp waveform with a controlled slope. The word-line ramping circuit was composed of a timer, a decoder, a 8 b D/A converter, a comparator, and a high voltage switch pump (HVSP). The ramping voltage was generated by using a stepping waveform. The rising time and the stepping number of the word-line voltage for programming were set to $\mutextrm{m}-$ and 8, respectively,. The ramping circuit was used in a 512Mb NAND flash memory fabricated with a $0.15-\mutextrm{m}$ CMOS technology, reducing the SSL coupling voltage from 1.4V into a value below 0.4V.

• 한국정보통신학회논문지
• /
• 제17권11호
• /
• pp.2627-2635
• /
• 2013

본 논문에서는 새로운 MPPT 제어기능을 갖는 빛에너지 하베스팅 회로를 제안한다. 기존의 빛 에너지 하베스팅 회로에서는 MPPT(Maximum Power Point Tracking) 기능을 구현하기 위해 전력 변환기(power converter)를 동작시키기 위한 클록의 주파수나 듀티 싸이클(duty cycle)을 지속적으로 변화시키는 방법을 사용하고 있다. 본 논문에서는 전력변환기에 전력 공급을 위한 전력 스위치의 듀티 싸이클을 제어하여 MPPT 기능을 구현하는 새로운 방법을 제안한다. 제안된 회로는 $0.35{\mu}m$ CMOS 공정으로 설계 되었으며 칩 면적은 패드를 포함하여 $770{\mu}m{\times}800{\mu}m$이다.

• 전기전자학회논문지
• /
• 제10권1호
• /
• pp.10-15
• /
• 2006

본 논문에서는 기준동작 클럭없이 데이터만으로 구현되는 반주기의 4x 오버샘플링 위상/주파수검출기를 이용한 클럭 데이터 복원회로에 대하여 서술하였다. 위상 및 주파수검출기는 4x 오버샘플링 기법을 이용하여 설계되었다. 위상검출기는 뱅뱅 제어방법에 의해, 주파수검출기는 로테이션방법에 의해 동작한다. 위상 및 주파수 검출기로부터 발생된 6개의 신호들은 전하펌프로 들어갈 전하량을 결정한다. VCO단은 4개의 차동 지연단으로 구성되고 8개의 클럭신호를 생성한다. 제안된 회로는 공급전압 1.8V, 0.18um MOCS 공정으로 설계 시뮬레이션되었다. 제안된 구조의 PD와 FD를 사용하여 25%의 넓은 트래킹 주파수 범위를 가진다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.581-584
• /
• 2014

본 논문에서는 에너지 분배 기능을 이용하여 MPPT(Maximum Power Point Tracking) 제어 기능을 구현한 마이크로 빛에너지 하베스팅 시스템을 제안한다. 소형 PV(Photovoltaic) 셀에서 출력되는 에너지와 전압 레벨은 작기 때문에 직접 MPPT 제어회로를 구동하기 어렵다. 따라서 제안된 회로에서는 시동회로를 사용하여 Vcp를 MPPT 제어회로를 구동하기 위해 필요한 전압까지 승압시킨다. Vcp가 원하는 전압 값에 도달하면 전압감지기가 이를 감지하여 PV 셀로부터 시동회로에 공급되는 에너지는 차단하고, 전력변환기에 에너지를 공급한다. Vcp가 감소하여 MPPT 제어회로가 동작하기 어렵게 되면 전력변환기로의 에너지 전달을 차단하고 시동회로를 다시 구동한다. 이렇게 에너지 분배 기능을 이용하여 시동회로와 전력변환기를 번갈아 동작시키면서 에너지를 수확하여 PMU(Power Management Unit)를 통해 부하에 전달한다. 제안된 회로는 0.35um CMOS 공정으로 설계 되었으며 모의실험을 통해 동작을 검증하였다. 설계된 회로의 칩 면적은 패드를 포함하여 $1430um{\times}1110um$이다.