• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.887-890
• /
• 2005

DGMOSFET는 CMOS 스케일링의 확장 및 단채널 효과를 보다 효과적으로 제어할 수 있는 유망란 소자이다. 특히 20nm이하의 도핑되지 않은 Si 채널에서 단채널 효과를 제어하는데 가장 효과적이다. 본 논문에서는 DGMOSFET의 해석학적 전송모델을 제시할 것이다. 단채널 효과를 해석학적으로 분석하기 위해 Subthreshold Swing(SS), 그리고 문턱전압 roll-off(${\Delta}V_{th}$) 등을 이용하였다. 여기서 제시된 모델은 이온방출효과와 source-drain 장벽을 통해 캐리어들의 양자 터널링을 포함하여 해석할 것이다. 여기서 제시된 모델은 gate길이, 채널두께, 게이트 산화막 두께 등을 설계하는데 이용할 것이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.438-439
• /
• 2013

Microelectronic devices의 접촉저항의 향상을 위해 Metal silicides의 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 지난 수십년에 걸쳐, Ti silicide, Co silicide, Ni silicide 등에 대한 개발이 이루어져 왔으나, 계속적인 저저항 접촉 소재에 대한 요구에 의해 최근에는 Rare earth silicide에 관한 연구가 시작되고 있다. Rare-earth silicide는 저온에서 silicides를 형성하고, n-type Si과 낮은 schottky barrier contact (~0.3 eV)를 이룬다. 또한, 비교적 낮은 resistivity와 hexagonal AlB2 crystal structure에 의해 Si과 좋은 lattice match를 가져 Si wafer에서 high quality silicide thin film을 성장시킬 수 있다. Rare earth silicides 중에서 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 낮은 schottky barrier 응용에서 쓰이고 있다. 이로 인해, n-channel schottky barrier MOSFETs의 source/drain으로써 주목받고 있다. 특히 ytterbium과 molybdenum co-deposition을 하여 증착할 경우 thin film 형성에 있어 안정적인 morphology를 나타낸다. 또한, ytterbium silicide와 마찬가지로 낮은 면저항과 electric work function을 갖는다. 그러나 ytterbium silicide에 molybdenum을 화합물로써 높은 농도로 포함할 경우 높은 schottky barrier를 형성하고 epitaxial growth를 방해하여 silicide film의 quality 저하를 야기할 수 있다. 본 연구에서는 ytterbium과 molybdenum의 co-deposition에 따른 silicide 형성과 전기적 특성 변화에 대한 자세한 분석을 TEM, 4-probe point 등의 다양한 분석 도구를 이용하여 진행하였다. Ytterbium과 molybdenum을 co-deposition하기 위하여 기판으로 $1{\sim}0{\Omega}{\cdot}cm$의 비저항을 갖는 low doped n-type Si (100) bulk wafer를 사용하였다. Native oxide layer를 제거하기 위해 1%의 hydrofluoric (HF) acid solution에 wafer를 세정하였다. 그리고 고진공에서 RF sputtering 법을 이용하여 Ytterbium과 molybdenum을 동시에 증착하였다. RE metal의 경우 oxygen과 높은 반응성을 가지므로 oxidation을 막기 위해 그 위에 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, 진공 분위기에서 rapid thermal anneal(RTA)을 이용하여 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium silicides를 형성하였다. 전기적 특성 평가를 위한 sheet resistance 측정은 4-point probe를 사용하였고, Mo doped ytterbium silicide와 Si interface의 atomic scale의 미세 구조를 통한 Mo doped ytterbium silicide의 형성 mechanism 분석을 위하여 trasmission electron microscopy (JEM-2100F)를 이용하였다.

• 한국추진공학회:학술대회논문집
• /
• 한국추진공학회 2009년도 제33회 추계학술대회논문집
• /
• pp.421-425
• /
• 2009

재생냉각형 액체로켓 연소기 챔버에서 열차폐 코팅이 미치는 열/구조적인 영향에 대하여 유한요소 해석을 통하여 고찰하였다. 열차폐 코팅은 현재 개발하고 있는 연소기에 사용되는 NiCrAlY-$ZrO_2$과 향후 적용할 가능성이 있는 Ni-Cr 두 종류를 적용하였다. 열/구조해석 결과 NiCrAlY-$ZrO_2$ 코팅이 Ni-Cr 코팅에 비하여 열차폐에 의한 온도감소 효과가 크게 나타났다. 결과적으로 냉각채널의 온도와 변형 또한 NiCrAlY-$ZrO_2$ 코팅을 적용하였을 때 Ni-Cr 코팅보다 감소하였다. 외측구조물의 구조안정성에 있어서 Ni-Cr 코팅이 미치는 영향은 없었으나, NiCrAlY-$ZrO_2$ 코팅은 외측구조물의 유효응력을 감소시켜 챔버의 구조안정성을 증가시켰다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.157-157
• /
• 2008

As the minimum feature size of semiconductor devices scales down to nano-scale regime, ultra shallow junction is highly necessary to suppress short channel effect. At the same time, Ni-silicide has attracted a lot of attention because silicide can improve device performance by reducing the parasitic resistance of source/drain region. Recently, further improvement of device performance by reducing silicide to source/drain region or tuning the work function of silicide closer to the band edge has been studied extensively. Rare earth elements, such as Er and Yb, and Pd or Pt elements are interesting for n-type and p-type devices, respectively, because work function of those materials is closer to the conduction and valance band, respectively. In this paper, we increased the work function between Ni-silicide and source/drain by using Pd stacked structure (Pd/Ni/TiN) for high performance PMOSFET. We demonstrated that it is possible to control the barrier height of Ni-silicide by adjusting the thickness of Pd layer. Therefore, the Ni-silicide using the Pd stacked structure could be applied for high performance PMOSFET.

• 대한전자공학회논문지SD
• /
• 제46권4호
• /
• pp.21-27
• /
• 2009

본 연구에서는 고온에서 Schottky barrier SOI nMOS 및 pMOS의 전류-전압 특성을 분석하기 위해서 Er 실리사이드를 갖는 SB-SOI nMOSFET와 Pt 실리사이드를 갖는 SB-SOI pMOSFET를 제작하였다. 게이트 전압에 따른 SB-SOI nMOS 및 pMOS의 주된 전류 전도 메카니즘을 온도에 따른 드레인 전류 측정 결과를 이용하여 설명하였다. 낮은 게이트 전압에서는 온도에 따라 열전자 방출 및 터널링 전류가 증가하므로 드레인 전류가 증가하고 높은 게이트 전압에서는 드리프트 전류가 감소하여 드레인 전류가 감소하였다. 고온에서 ON 전류가 증가하지만 드레인으로부터 채널영역으로의 터널링 전류 증가로 OFF 전류가 더 많이 증가하게 되므로 ON/OFF 전류비는 감소함을 알 수 있었다. 그리고 SOI 소자나 bulk MOSFET 소자에 비해 SB-SOI nMOS 및 pMOS의 온도에 따른 문턱전압 변화는 작았고 subthreshold swing은 증가하였다.

• 벤처창업연구
• /
• 제10권5호
• /
• pp.185-196
• /
• 2015

기존 산학협력의 연구에서, 산학협력의 연계(LINK)는 경로의존성에 의해 향후 지속적인 상호협력을 통해 다양한 채널의 폭을 가진다. 다양한 상호채널의 폭을 통해 산학협력의 연계(LINK)는 더욱 더 강력해지나, 반면 거래관련 장벽이 늘어나게 된다. 즉, 대학과 기업 간 링크(university-industry linkages) 관계를 다루는 문헌은 많이 검토되어져 왔지만, 상대적으로 이들 간에 존재하는 장벽과 그 장벽을 줄일 수 있는 요인에 대한 연구는 그리 많이 다뤄지고 있지 않다. 산학협력 정책의 중요성을 감안할 때, 산학협력의 장애물에 대한 연구의 부족은 효과적인 정책을 설계하는데 심각한 장애요인이 될 것이다. 본 논문은 산학협력의 상호채널의 폭과 산학협력의 장벽에 대해 기존의 문헌을 조사하고, 대학행정의 POB(Positive Organization Behavior)을 통해 산학협력의 장벽을 낮출 수 있는지를 분석해보고 이를 통해 정책점시사점을 제시해보고자 한다.

• 대한전자공학회논문지
• /
• 제27권6호
• /
• pp.895-900
• /
• 1990

With the MOS device scailing down, the substrate concentration must increase in order to avoid punchthrough leakage current due to the DIBL(Drain Induced Barrier Lowering) effect. However the enhancement of the substrate concentration increases source, drain juntion capacitances and substrate current due to hot elelctron, degrading the speed characteristics and reliability of the MOS devices. In this paper, a new device, called CODE(Channel Only Dopant Enhancement) MOS, an its fabrication are proposed. By comparing the fabricated CODE MOSFET with the conventional device, the improvements on DIBL, substrate current and source, drain juntion capacitances are realized.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2002년도 전력전자학술대회 논문집
• /
• pp.730-733
• /
• 2002

In this paper, implementation of active noise barriers using active noise control techniques is presented. Multi-channel FX-LMS algorithms and Leaky LMS algorithms are used for adaptive filters to attenuate noise which is propagated from the outside of experimental enclosures. Experiments have done to show the effectivene a proposed active noise barriers.

• EDISON SW 활용 경진대회 논문집
• /
• 제3회(2014년)
• /
• pp.434-438
• /
• 2014

CMOS의 최종형태로써 Gate-All-Around(GAA) Silicon Nanowire(NW)가 각광받고 있다. 이 논문에서 NW FET(Field Effect Transistor)의 채널 길이와 NW의 폭과 같은 size에 따른 특성변화를 실제 실험 data와 NW FET 특성분석 simulation을 이용해서 비교해보았다. MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 소형화에 따른 쇼트 채널 효과(short channel effect)에 의한 threshold voltage($V_{th}$), Drain Induced Barrier Lowering(DIBL), subthreshold swing(SS) 또한 비교하였다. 이에 더하여, 기존의 상용툴로 NW를 해석한 시뮬레이션 결과와도 비교해봄으로써 NW의 size scaling에 대한 EDISON NW 해석 simulation의 정확도를 파악해보았다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2009년도 공동학술대회
• /
• pp.452-455
• /
• 2009

낙동강 하구의 삼각주 전면에 연안사주지형의 발달이 급속하게 진행되고 있다. 이 연구는 고지도와 항공사진 등을 이용하여 낙동강 하구의 연안사주지형의 성장과 변화에 관하여 알아보았다. 낙동강 하구에는 여러 개의 연안사주들이 분포하고 있어 철새들의 서식지로도 널리 알려져 있다. 이들 연안사주들은 1861년 명호도를 시작으로 1904년 신호도, 진우도, 대마등, 1916년 을숙도, 장자도, 1955년 백합등, 1975년 새등(신자도)이 지형도상에 처음 등재되었다. 1986년에는 철새등(도요등)이 해수면상에 출현하였다. 2008년에는 철새등에서 다대포 해수욕장을 향하여 새로운 등이 성장하고 있어 다대포 해수욕장은 석호로 변하고 있고, 소형 어선들의 통항이 불가능하게 되고 있다. 낙동강 하구의 연안사주 군이 분포한 해역은 퇴적환경의 변화로 다대포-가덕도 사이의 바다가 육지로 바뀌게 될 것이다. 정부와 지방자치단체에서는 4대강 살리기, 대운하사업, 가덕도 근해에 신공항을 건설에 관심을 가지고 있어 이 방면에 대한 해안지형환경에 관한 세밀한 연구가 선행되어야 할 것이다.