• 제목/요약/키워드: bus topology

검색결과 88건 처리시간 0.035초

플라잉 브릿지 버스 아키텍처 (Flying Bridge Bus Architecture)

  • 이국표;윤영섭
    • 대한전자공학회논문지SD
    • /
    • 제45권12호
    • /
    • pp.15-21
    • /
    • 2008
  • SoC와 같이 많은 컴포넌트로 구성된 버스 토폴로지(topology)에서는 여러 버스가 계층적으로 나누어져 있으며, 버스간에는 브릿지로 연결되어 있다. 브릿지 토폴로지는 버스 내에서 컴포넌트의 동시 통신이 가능하기 때문에 버스의 성능을 획기적으로 향상시킬 수 있다. 그러나 버스간의 데이터 전송이 발생할 때, 브릿지 블록에서 레이턴시가 증가할 수 있다. 본 연구에서는 다양한 종류의 브릿지 토폴로지에 대해 살펴보고, 각각의 장단점을 분석해 보았으며, 성능, IP의 재사용, 타이밍 마진, 게이트 수, 설계 마진 등의 측면에서 우수한 성능을 보여주고 있는 플라잉 브릿지 토폴로지에 대해 제안하고 있다. 기존 버스 브릿지는 단지 버스간의 데이터를 교환하는 역할을 하지만, 플라잉 브릿지는 버스와 슬레이브 간에 직접 통신을 통해 데이터 전송하는 특징을 갖는다. 위와 같은 직접 통신방법은 공용버스의 트래픽 부담을 줄일 수 있으며 고성능의 브릿지 통신을 가능하게 할 수 있다.

다중 MIL-STD-1553 버스 구조를 위한 인터페이스 모듈의 설계 (A Design of Interface Module for Multiple Level MIL-STD-1553 Bus Topology)

  • 성기택
    • 한국정보통신학회논문지
    • /
    • 제10권6호
    • /
    • pp.1045-1054
    • /
    • 2006
  • 본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

마스터와 슬레이브에 따른 싱글버스와 다중버스 토폴로지의 성능분석 (Performance Analysis of Single and Multiple Bus Topology Due to Master and Slave)

  • 이국표;윤영섭
    • 대한전자공학회논문지SD
    • /
    • 제45권9호
    • /
    • pp.96-102
    • /
    • 2008
  • SoC의 버스 구조에는 싱글버스와 다중버스로 구분된다. 싱글버스는 전송을 원하는 여러 개의 마스터 중 선택된 하나의 마스터만이 데이터 트랜잭션을 수행할 수 있다. 반면에 다중버스는 개별적으로 동작이 가능한 버스를 브리지를 통해 연결하여 각각의 버스에서 여러 데이터를 병렬 처리할 수 있다. 그러나 현재의 버스에서 다른 버스로 데이터 통신을 수행할 경우, 레이턴시가 급격하게 증가할 수 있다. 게다가, 다중버스의 성능은 마스터의 개수, 슬레이브의 종류 등에 따라 쉽게 바뀔 수가 있다. 이에 본 논문에서는 TLM(Transaction Level Model) 시뮬레이션 방법을 이용하여 마스터의 개수, SDRAM, SRAM, 레지스터 등의 슬레이브 종류에 따른 싱글버스와 다중버스 아키텍처의 성능을 정량적으로 비교 분석하였다.

Matrix Structure를 이용한 토폴로지 프로세서 개발 (Development of the Topology Processor using Matrix Structure)

  • 조윤성;윤상윤;이욱화;이진;허성일;김선구;이효상
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 제38회 하계학술대회
    • /
    • pp.646-647
    • /
    • 2007
  • The topology processor uses the status of circuit breakers as input. It operates on the bus section connectivity data, which is stored in the data base, to determine the bus/branch topology of the network. This output of the topology processor forms part of the input to the state estimation or dispatcher power flow. This paper describes the development of the topology processor using matrix structure.

  • PDF

해양전력계통에서 한류 리액터 적용에 관한 연구 (A study on applications of current limiting reactor in marine electrical power systems)

  • 김철호;김현준;정현우;윤경국;김윤식;서동환
    • Journal of Advanced Marine Engineering and Technology
    • /
    • 제38권1호
    • /
    • pp.86-91
    • /
    • 2014
  • 조선해양 및 플랜트 분야에서의 전력계통 구성은 분산 배치된 각각의 발전모선을 전기적으로 연결하여 사용한다. 이러한 방식은 다중화 된 모선이라기보다는 육상에서의 계통 연계와 동일한 개념으로 인식하는 것이 적합할 것이다. 이는 발전모선의 추가로 인하여 모선의 단락용량 또한 비례적으로 증대되기 때문이다. 단락용량의 증가는 관련 제반 비용의 상승을 초래하고 전기적 고장 발생 시에 물리적으로 연결된 모선들이 일시에 대정전(Blackout)을 발생시킬 가능성도 높아진다. 이러한 문제점을 해결하기 위하여 본 논문에서는 한류 리액터가 적용된 조선해양 전력계통에서 발전모선을 위상구조(Bus Topology)에 따라 분류하고 고장 종류 별로 단락전류 해석을 수행하였으며 그 결과를 상호 비교하여 장단점을 제시하였다.

최소절대값 상태추정에 의한 전력계통 선로 토폴로지 에러의 추정 (Estimation of Branch Topology Errors in Power Networks by WLAN State Estimation)

  • 김홍래;송경빈
    • 대한전기학회논문지:전력기술부문A
    • /
    • 제49권6호
    • /
    • pp.259-265
    • /
    • 2000
  • The purpose of this paper is to detect and identify topological errors in order to maintain a reliable database for the state estimator. In this paper, a two stage estimation procedure is used to identify the topology errors. At the first stage, the WSAV state estimator which has characteristics to remove bad data during the estimation procedure is run for finding out the suspected branches at which topology errors take place. The resulting residuals are normalized and the measurements with significant normalized residuals are selected. A set of suspected branches is formed based on these selected measurements; if the selected measurement is a line flow, the corresponding branch is suspected; if it is an injection, then all the branches connecting the injection bus to its immediate neighbors are suspected. A new WLAV state estimator adding the branch flow errors in the state vector is developed to identify the branch topology errors. Sample cases of single topology error and topology error with a measurement error are applied to IEEE 14 bus test system.

  • PDF

Bus 전압 레귤레이션을 위한 쌍방향 Buck-Boost DC-DC컨버터 (Bi-directional Buck-Boost DC-DC Converter for Bus Voltage Regulation)

  • 고태일;김양모
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1994년도 하계학술대회 논문집 A
    • /
    • pp.348-350
    • /
    • 1994
  • In this paper, bi-directional buck-boost DC-DC converter for bus regulation system is presented. This converter which has one buck and one boost topology achieves bi-directional power flow using a common power inductor and alternative power switches. By connecting the battery to bus line, it can be regulated to bus voltage and charged the battery alternatively. And as an application, a mode controller is adopted to the converter.

  • PDF

Wearable Personal Network Based on Fabric Serial Bus Using Electrically Conductive Yarn

  • Lee, Hyung-Sun;Park, Choong-Bum;Noh, Kyoung-Ju;SunWoo, John;Choi, Hoon;Cho, Il-Yeon
    • ETRI Journal
    • /
    • 제32권5호
    • /
    • pp.713-721
    • /
    • 2010
  • E-textile technology has earned a great deal of interest in many fields; however, existing wearable network protocols are not optimized for use with conductive yarn. In this paper, some of the basic properties of conductive textiles and requirements on wearable personal area networks (PANs) are reviewed. Then, we present a wearable personal network (WPN), which is a four-layered wearable PAN using bus topology. We have designed the WPN to be a lightweight protocol to work with a variety of microcontrollers. The profile layer is provided to make the application development process easy. The data link layer exchanges frames in a master-slave manner in either the reliable or best-effort mode. The lower part of the data link layer and the physical layer of WPN are made of a fabric serial-bus interface which is capable of measuring bus signal properties and adapting to medium variation. After a formal verification of operation and performances of WPN, we implemented WPN communication modules (WCMs) on small flexible printed circuit boards. In order to demonstrate the behavior of our WPN on a textile, we designed a WPN tutorial shirt prototype using implemented WCMs and conductive yarn.

변전소 자동화를 위한 위상구조 처리에 관한 연구 (A Study on Topology Processor for Substation Automation)

  • 이흥재;왕인수;강현재;이수길;홍준호;김도진;강민찬;임찬호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 제38회 하계학술대회
    • /
    • pp.21-22
    • /
    • 2007
  • Topology processing is indispensable basic function as it generate a real-time BUS-BRANCH model in Energy Management Systems because most application softwares such as state estimation, power flow, etc., require BUS-BRANCH circuit data. This paper propose an expert system to generate BUS-BRANCH circuit model using Artificial Intelligence technology and it is applied to 154kV distribution substations.

  • PDF