• 제목/요약/키워드: bit-serial

검색결과 179건 처리시간 0.021초

위상 배열 안테나를 위한 C-대역 CMOS 양방향 T/R 칩셋 (A C-Band CMOS Bi-Directional T/R Chipset for Phased Array Antenna)

  • 한장훈;김정근
    • 한국전자파학회논문지
    • /
    • 제28권7호
    • /
    • pp.571-575
    • /
    • 2017
  • 논문은 $0.13{\mu}m$ TSMC CMOS 공정을 이용한 위상 배열 안테나의 C-대역 양방향 T/R 칩셋에 관한 연구이다. 위상 배열 안테나의 필수 부품인 T/R 칩셋은 6 비트 위상변위기, 6 비트 가변 감쇄기, 양방향 증폭기로 구성하였다. 위상 변위기의 경우 정밀한 빔 조향을 위해서 $5.625^{\circ}$의 간격으로 최대 $354^{\circ}$까지 제어가 가능하며, 측엽 레벨을 제어하기 위한 가변 감쇄기는 0.5 dB 간격으로 최대 31.5 dB까지 감쇄가 가능하다. 또한, 1.2 V의 안정적인 전원공급을 위한 LDO(Low Drop Output) 레귤레이터와 디지털 회로의 제어가 간편하도록 SPI(Serial Peripheral Interface)를 집적화 하였으며, 칩 크기는 패드를 포함하여 $2.5{\times}1.5mm^2$이다.

공간 효율적인 비트-시리얼 제곱/곱셈기 및 AB$^2$-곱셈기 (Area Efficient Bit-serial Squarer/Multiplier and AB$^2$-Multiplier)

  • 이원호;유기영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권1_2호
    • /
    • pp.1-9
    • /
    • 2004
  • 현대 통신 분야에서 많이 응용되고 있는 유한 필드상의 중요한 연산은 지수승과 나눗셈, 역원 둥이 있다. 유한 필드에서 지수 연산은 이진 방법을 이용하여 곱셈과 제곱을 반복함으로서 구현될 수 있고, 나눗셈이나 역원 연산은 A$B^2$ 연산을 반복함으로서 구현될 수 있다. 그래서 이러한 연산들을 위한 빠른 알고리즘과 효율적인 하드웨언 구조 개발이 중요하다. 본 논문에서는 차수가 m인 기약 AOP에 의해 생성되는 $GF(2^m)$상의 제곱과 곱셈을 동시에 할 수 있는 새로운 구조의 비트-시리얼 제곱/곱셈기와 $AB^2$ -곱셈기를 구현하였다. 제안된 연산기들은 지수기와 나눗셈 및 역원기의 핵심 회로로 사용될 수 있으며 기존의 연산기들과 비교하여 보다 작은 하드웨어 복잡도를 가진다. 그리고 제안된 구조는 정규성과 모듈성을 가지기 때문에 VLSI 칩과 같은 하드웨어로 쉽게 구현함으로써 IC 카드에 이용될 수 있다.

MPEG-4 영상코덱에서 DCTQ module의 효율적인 구조 (An Efficient Architecture of Transform & Quantization Module in MPEG-4 Video Code)

  • 서기범;윤동원
    • 대한전자공학회논문지SD
    • /
    • 제40권11호
    • /
    • pp.29-36
    • /
    • 2003
  • 이 논문에서는, 2D-DCT, 양자화, AC/DC 예측블록, 스캔 변화, 역 양자화, 2D-IDCT로 이루어진 DCTQ 모듈의 효율적인 구조를 제안한다. 이 모듈은 1064 cycle 안에 매크로블록을 처리할 수 있도록 설계하였으며, MPEG-4 Video codec에서 30frame 의 CIF 영상에 대하여 동시에 encoder와 decoder를 처리할 수 있다. 단지 하나의 1D-DCT와 IDCT core 가 2-D DCT/IDCT 대신에 사용되며, 1 bit serial 분산산술방식을 이용하여 1-D DCT/IDCT를 구현하였다. 또한 파워소모를 줄이기 위해 움직임 예측에서 얻을 수 있는 SAE 값을 이용한 DCT와 양자화 모듈을 동작을 시키지 않는 방식을 제안하였다. 그리고 AC/DC 예측방법을 위한 메모리를 줄일 수 있도록 AC/DC 예측블록을 위한 메모리 구조 및 접근방법을 제안하였다. 그 결과, 하드웨어의 재 사용성이 놀아지고 파워소모가 작아짐을 알 수 있었다. 제안된 설계는 27㎒로 돌아가며, 실험결과 DCT와 IDCT 는 IEEE 기준을 만족함을 알 수 있었다.

MIPI DSI 브릿지 IC의 비디오 전송모드 구현 (An implementation of video transmission modes for MIPI DSI bridge IC)

  • 서창수;김경훈;신경욱;이용환
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2014년도 추계학술대회
    • /
    • pp.291-292
    • /
    • 2014
  • 본 논문에서는 MIPI (Mobile Industry Processor Interface) DSI (Display Serial Interface) 규격을 지원하는 마스터 브릿지 IC의 고속 데이터 전송모드를 구현하였다. MIPI DSI 마스터 브릿지 IC는 RGB 데이터 및 각종 제어 명령어를 디스플레이 모듈 (슬레이브)로 전송하여 디스플레이 모듈을 시험하는 용도로 사용된다. 설계된 마스터 브릿지 IC는 2 라인의 영상 데이터를 저장하는 버퍼, 패킷생성 부분, 패킷을 데이터 레인 (1~4개)에 분배하여 슬레이브로 전송하는 D-PHY 계층 등으로 구성된다. 4가지 bpp (bit per pixel) 형식과 Burst 및 Non-Burst (Sync Events, Sync Pulses 방식)의 세 가지 전송모드를 지원하도록 설계되었다. 설계된 비디오 전송모드가 MIPI DSI 규격에서 정의되는 다양한 동작 파라미터들에 대해 올바로 동작함을 기능검증을 통해 확인하였다.

  • PDF

페어링 기반 암호시스템의 효율적인 유한체 연산기 (Efficient Finite Field Arithmetic Architectures for Pairing Based Cryptosystems)

  • 장남수;김태현;김창한;한동국;김호원
    • 정보보호학회논문지
    • /
    • 제18권3호
    • /
    • pp.33-44
    • /
    • 2008
  • 페어링 기반의 암호시스템의 효율성은 페어링 연산의 효율성에 기반하며 페어링 연산은 유한체 GF$(3^m)$에서 많이 고려된다. 또한 페어링의 고속연산을 위하여 삼항 기약다항식을 고려하며 이를 기반으로 하는 하드웨어 설계방법에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 기존의 GF(3) 연산보다 효율적인 새로운 GF(3) 덧셈 및 곱셈 방법을 제안하며 이를 기반으로 새로운 GF$(3^m)$ 덧셈-뺄셈 unified 연산기를 제안한다. 또한 삼항 기약다항식을 특징을 이용한 새로운 GF$(p^m)$ MSB-first 비트-직렬 곱셈기를 제안한다. 제안하는 MSB-first 비트-직렬 곱셈기는 기존의 MSB-first 비트-직렬 곱셈기보다 시간지연이 대략 30%감소하며 기존의 LSB-first 비트-직렬 곱셈기보다 절반의 레지스터를 사용하여 효율적이며, 제안하는 곱셈 방법은 삼항 기약다항식을 사용하는 모든 유한체에 적용가능하다.

타원곡선 암호시스템을 위한 GF(2$^{m}$ )상의 비트-시리얼 나눗셈기 설계 (Design of a Bit-Serial Divider in GF(2$^{m}$ ) for Elliptic Curve Cryptosystem)

  • 김창훈;홍춘표;김남식;권순학
    • 한국통신학회논문지
    • /
    • 제27권12C호
    • /
    • pp.1288-1298
    • /
    • 2002
  • 타원곡선 암호시스템을 GF(2$^{m}$ )상에서 고속으로 구현하기 위해서는 빠른 나눗셈기가 필요하다. 빠른 나눗셈 연산을 위해선 비트-패러럴 구조가 적합하나 타원곡선 암호시스템이 충분한 안전도를 가지기 위해서는 m의 크기가 최소한 163보다 커야 한다. 즉 비트-패러럴 구조는 0(m$^2$)의 면적 복잡도를 가지기 때문에 이러한 응용에는 적합하지 않다. 따라서, 본 논문에서는 CF(2$^{m}$ )상에서 표준기저 표기법을 사용하여 모듈러 나눗셈 A(x)/B(x) mod G(x)를 고속으로 수행하는 새로운 비트-시리얼 시스톨릭 나눗셈기를 제안한다. 효율적인 나눗셈기 구조를 얻기 위해, 새로운 바이너리 최대공약수(GCD) 알고리즘을 유도하고, 이로부터 자료의존 그래프를 얻은 후, 비트-시리얼 시스톨릭 나눗셈기를 설계한다. 본 논문에서 제안한 나눗셈기는 0(m)의 시간 및 면적 복잡도를 가지며, 연속된 입력 데이터에 대하여, 초기 5m-2 사이클의 지연 후, m 사이클 마다 나눗셈의 결과를 출력한다. 제안된 나눗셈기를 동일한 입출력 구조를 가지는 기존의 연구 결과들과 비교 분석한 결과 칩 면적 및 계산 지연시간 모두에 있어 상당한 개선을 보인다. 따라서 제안된 나눗셈기는 적은 하드웨어를 사용하면서 고속으로 나눗셈 연산을 수행할 수 있기 때문에 타원곡선 암호화시스템의 나눗셈 연산기로 매우 적합하다. 또한 제안한 구조는 기약 다항식(irreducible polynomial) 선택에 있어 어떤 제약도 두지 않고, 단 방향의 신호흐름을 가지면서, 매우 규칙적이기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다.였다. an extraction system, a new optical nonlinear joint transform correlator(NJTC) is introduced to extract the hidden data from a stego image in real-time, in which optical correlation between the stego image and each of the stego keys is performed and from these correlation outputs the hidden data can be asily exacted in real-time. Especially, it is found that the SNRs of the correlation outputs in the proposed optical NJTC-based extraction system has been improved to 7㏈ on average by comparison with those of the conventional JTC system under the condition of having a nonlinear parameter less than k=0.4. This good experimental results might suggest a possibility of implementation of an opto-digital multiple information hiding and real-time extracting system. 촉각에 있는 지각신경세포가 뇌의 촉각엽으로 뻗어 들어가 위의 5가지 신경연접중 어느 형을 형성하는지를 관찰하기 위하여 좌측 촉각의

결합 공간 부호화 방법을 이용한 두 단계 변형부호화자리수 가산기 구현 (Implementation of the two-step modified signed digit number adders using joint spatial encoding method)

  • 서동환;김종윤;박세준;조웅호;노덕수;김수중
    • 대한전자공학회논문지SD
    • /
    • 제38권11호
    • /
    • pp.810-820
    • /
    • 2001
  • 전통적인 이진 가산기는 최상위 비트까지 올림수 전달이 발생하고 직렬가산을 수행한다. 그러나, 변형부호화자리수 체계를 이용한 광가산기는 이진 가산기에서 발생하는 연속적인 올림수 전달을 제한하도록 제안되었다. 본 논문에서는 9가지 부호화된 입력 패턴 중에서 동일한 가산 결과를 가지는 패턴을 동일군으로 하여 5개의 기준패턴으로 만들어 기호치환 규칙수를 줄였다. 또한 결합공간부호화된 입력 패턴과 마스크의 직렬연결로 기존의 기호치환 가산기의 인식 단계에서 필요한 어떤 공간적인 연산없이 인식하여 시스템의 크기를 줄였다.

  • PDF

탄성표면파 직렬형 AWQPSK 변조기 (SAW Serial Type AWQPSK Modulator)

  • 하준호;김근묵;박용서;황금찬
    • 한국음향학회지
    • /
    • 제6권3호
    • /
    • pp.43-51
    • /
    • 1987
  • 본 논문에서는 쌍극성 임펄스형 데이터열을 AWQPSK(Amplitude Weighted QPSK) 신호로 변환하는 변조기를 탄성표면파 소자로 구현하고 그 특성을 측정하였다. 탄성표면파 변조기는 입력 비정규형 IDT와 출력 정규형 IDT로 구성되어 있으며, 중심 주파수 fc는 20MHz, 비트폭은 250nsec 를 갖도록 설계하여 압전물질인 $YZ-LiNbO_3$, substrate 위에 Photolithography방법으로 제작하고 그 특성을 측정하였다. 측정된 중심 주파수와 영점-영점 대역폭은 각각 20MHz와 8.8MHz이고 제 1 side lobe는 -60dB로서 이는 이론치와 거의 일치하는 결과이다.

  • PDF

Design and Fabrication of Low Power Sensor Network Platform for Ubiquitous Health Care

  • Lee, Young-Dong;Jeong, Do-Un;Chung, Wan-Young
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 2005년도 ICCAS
    • /
    • pp.1826-1829
    • /
    • 2005
  • Recent advancement in wireless communications and electronics has enabled the development of low power sensor network. Wireless sensor network are often used in remote monitoring control applications, health care, security and environmental monitoring. Wireless sensor networks are an emerging technology consisting of small, low-power, and low-cost devices that integrate limited computation, sensing, and radio communication capabilities. Sensor network platform for health care has been designed, fabricated and tested. This system consists of an embedded micro-controller, Radio Frequency (RF) transceiver, power management, I/O expansion, and serial communication (RS-232). The hardware platform uses Atmel ATmega128L 8-bit ultra low power RISC processor with 128KB flash memory as the program memory and 4KB SRAM as the data memory. The radio transceiver (Chipcon CC1000) operates in the ISM band at 433MHz or 916MHz with a maximum data rate of 76.8kbps. Also, the indoor radio range is approximately 20-30m. When many sensors have to communicate with the controller, standard communication interfaces such as Serial Peripheral Interface (SPI) or Integrated Circuit ($I^{2}C$) allow sharing a single communication bus. With its low power, the smallest and low cost design, the wireless sensor network system and wireless sensing electronics to collect health-related information of human vitality and main physiological parameters (ECG, Temperature, Perspiration, Blood Pressure and some more vitality parameters, etc.)

  • PDF

고속 광 이더넷에서 선로 부호에 따른 전송 성능에 대한 연구 (The Study of Transmission Performance of Line Code on High Speed Optical Transmission Ethernet)

  • 김창봉;고제수;김익상
    • 한국통신학회논문지
    • /
    • 제30권6A호
    • /
    • pp.510-516
    • /
    • 2005
  • 본 논문은 고속 광 이더넷에서 최소 대역폭 특성을 지닌 선로 부호에 의한 전송 성능의 개선 가능성을 제시하고자 선로 부호의 파라미터들을 조사 분석하고, 동일한 광 이더넷에서 최소 대역폭 특성이 있는 선로 부호(MB810)와 기존의 선로 부호(8B/10B)로 각각 부호화된 데이터를 전송하는 시뮬레이션을 수행하였다. 시뮬레이션 환경은 10기가비트 이더넷의 표준에 있는 Serial type LAN PHY 10GBASE-E 물리 계층을 사용한 단일 채널 전송 광 이더넷과 WDM type LAN PHY 10GBASE-LX4 물리계층을 사용한 다중 채널 전송 광 이더넷으로 구현되었다. 또 MB810 선로부호의 최소 대역폭 특성을 확인하고 두 선로부호에 의한 전송 성능을 비교하기 위하여 수신 광 파워에 따른 비트 오율(BER)을 비교하였다.