• JSTS:Journal of Semiconductor Technology and Science
• /
• 제3권2호
• /
• pp.63-68
• /
• 2003

The DC and RF characteristics of $In_{0.5}Ga_{0.5}P/In_{0.22}Ga_{0.78}As/GaAs$ p-HEMTs with a gate oxide layer of various thicknesses ($50{\;}{\AA},{\;}300{\;}{\AA}$) were investigated and compared with those of a Schottky-gate p-HEMT without the gate oxide layer. A prominent improvement in the breakdown voltage characteristics were observed for a p-HEMT having a gate oxide layer, which was implemented by using a liquid phase oxidation technique. The on-state breakdown voltage of the p-HEMT having the oxide layer of $50{\;}{\AA}$was ~2.3 times greater than that of a Schottky-gate p-HEMT. However, the p-HEMT having the gate oxide layer of $300{\;}{\AA}$ suffered from a poor gate-control capability due to the drain induced barrier lowering (DIBL) resulting from the thick gate oxide inspite of the lower gate leakage current and the higher on-state breakdown voltage. The results for a primitive p-HEMT having the gate oxide layer without any optimization of the structure and the process indicate the potential of p-HEMT having the gate oxide layer for high-power applications.

• 한국수자원학회논문집
• /
• 제37권8호
• /
• pp.675-685
• /
• 2004

본 연구에서는 FLOW-3D를 이용하여, 테인터수문이 설치된 표준 월류형 여수로에서 수문을 부분 개방했을 경우에 대한 월류흐름 거동을 해석하였다. 모의결과, 유량계수는 약 0.685에서 0.723의 범위를 가지는 것으로 분석되었다. 수문을 완전 개방한 경우의 월류유량을 이용하여 수문을 부분 개방한 경우의 월류유량을 효과적으로 산정 할 수 있는 방법을 제시하였다. 수문의 개방고와 개방도에 따라 여수로면과 수문에 작용하는 압력분포의 특성을 분석하였다. 일정한 수문 개방고에 대해 수문의 개방도가 감소할수록 그리고 일정한 개방도에 대해 수문의 개방고가 높을수록, 여수로면에서 부압은 크게 발생하며 수문에 작용하는 무차원 최대압력은 증가하는 것으로 분석되었다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.163-168
• /
• 2015

본 연구에서는 10 nm이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 하단 게이트 전압에 대한 터널링 전류(tunneling current)의 변화에 대하여 분석하고자한다. 단채널 효과를 감소시키기 위하여 개발된 다중게이트 MOSFET중에 비대칭 이중게이트 MOSFET는 채널전류를 제어할 수 있는 요소가 대칭형의 경우보다 증가하는 장점을 지니고 있다. 그러나 10nm 이하 채널길이를 갖는 비대칭 이중게이트 MOSFET의 경우, 터널링 전류에 의한 차단전류의 증가는 필연적이다. 본 연구에서는 차단전류 중에 터널링 전류의 비율을 계산함으로써 단채널에서 발생하는 터널링 전류의 영향을 관찰하고자 한다. 포아송방정식을 이용하여 구한 해석학적 전위분포와 WKB(Wentzel-Kramers-Brillouin) 근사를 이용하여 터널링 전류를 구하였다. 결과적으로 10 nm이하의 채널길이를 갖는 비대칭 이중게이트 MOSFET에서는 하단 게이트 전압에 의하여 터널링 전류가 크게 변화하는 것을 알 수 있었다. 특히 채널길이, 상하단 산화막 두께 그리고 채널두께 등에 따라 매우 큰 변화를 보이고 있었다.

• Journal of Electrical Engineering and Technology
• /
• 제12권2호
• /
• pp.632-642
• /
• 2017

This paper presents an improved approach towards reducing the switching loss of insulated gate bipolar transistors (IGBTs) for a medium-capacity-class power conditioning system (PCS). In order to improve the switching performance, the switching operation is analyzed, and based on this analysis, an improved switching method that reduces the switching time and switching loss is proposed. Compared to a conventional gate drive scheme, the switching loss, switching time, and delay are improved in the proposed gate driving method. The performance of the proposed gate driving method is verified through several experiments.

• 한국전기전자재료학회논문지
• /
• 제28권11호
• /
• pp.698-703
• /
• 2015

In this study, we fabricated the dual gate (DG) ion-sensitive field-effect-transistor (ISFET) with flexible polyimide (PI) extended gate (EG). The DG ISFETs significantly enhanced the sensitivity of pH in electrolytes from 60 mV/pH to 1152.17 mV/pH and effectively improved the drift and hysteresis phenomenon. This is attributed to the capacitive coupling effect between top gate and bottom gate insulators of the channel in silicon-on-transistor (SOI) metal-oxide-semiconductor (MOS) FETs. Accordingly, it is expected that the PI-EG based DG-ISFETs is promising technology for high-performance flexible biosensor applications.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권1호
• /
• pp.156-161
• /
• 2017

This work presents a novel structure for junction-less tunneling field effect transistor (JL-TFET) with a floating gate over the source region. Introduction of floating gate instead of fixed metal gate removes the limitation of fabrication process suitability. The proposed device is based on a heavily n-type-doped Si-channel junction-less field effect transistor (JLFET). A floating gate over source region and a control-gate with optimized metal work-function over channel region is used to make device work like a tunnel field effect transistor (TFET). The proposed device has exhibited excellent ID-VGS characteristics, ION/IOFF ratio, a point subthreshold slope (SS), and average SS for optimized device parameters. Electron charge stored in floating gate, isolation oxide layer and body doping concentration are optimized. The proposed JL-TFET can be a promising candidate for switching performances.

• 한국철도학회:학술대회논문집
• /
• 한국철도학회 2000년도 춘계학술대회 논문집
• /
• pp.202-209
• /
• 2000

This paper introduces the main function and protection method of IGBT gate driver that designed by KOROS. Recently, the applications of insulated gate bipolar transistors(IGBTs) have expanded widely, particularly in the area of railway converters. This driver is suitable for railway traction applications, so they are designed for circumstance of railway vehicle such as vibration. The input control power for this driver is supplied from battery charger of railway. it is no necessary an isolated power supply board or auxiliary power supply, with substantial savings in cost and space in railway applications. This gate driver can be used wide range of input voltage. So, performance of the driver has no relation with the battery voltage(70V∼110V). The protection methods of IGBT gate driver have many kind of ways, but this gate driver it designed to apply to converter for railway system, so this gate driver includes protection for arm short current and low control power voltage, etc. And the process of protection method and protection reference value are optimized by means of sufficient test with our own facilities.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.514-519
• /
• 2015

본 논문에서는 이중 게이트 junctionless MOSFET 의 성능 최적화를 위하여 다중 게이트 형태를 적용하여 평가한다. 금속 게이트들 사이의 일함수가 서로 다르므로 다중 게이트 구조를 적용할 경우 금속게이트 길이에 따라 소스와 드레인 주변의 전위를 조절할 수 있다. 동작 전류와 누설 전류 그리고 동작 전압은 게이트 구조에 의해 조절이 가능하며 이로 인한 동작 특성 최적화가 가능하다. 본 연구에서는 반도체 소자 시뮬레이션을 통하여 junctionless MOSFET 의 최적화를 구현하고 분석하는 연구를 수행 한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권1호
• /
• pp.31-39
• /
• 2001

W polymetal gate technology for giga bit DRAM are presented. Key module processes for polymetal gate are studied in detail. $W/WN_x/poly-silicon$ adopted for a word line of 256Mbit DRAM has good gate oxide integrity and junction leakage characteristics through full integration, which is comparable to those of conventional $WSi_x$/Poly-silicon gate process. These results undoubtedly show that $W/WN_x/poly-silicon$ is the strongest candidate as a word line for Giga bit DRAM.

• 한국과학예술포럼
• /
• 제20권
• /
• pp.421-428
• /
• 2015

전기/하이브리드 자동차, 도금용 정루기 등에 들어가는 전력변환장치는 SCR, MOSFET, IGBT와 같은 스위칭 소자가 필수적으로 사용되며 이를 구동하기 위해서는 Gate Driver가 역시 필수적으로 사용된다. 본 논문에서는 대용량 전력변환장치에 사용되는 스위칭소자 SCR/IGBT를 구동하는데 필요한 Gate Driver를 제안한다. 제안된 Gate Driver는 4개의 BJT를 이용한 H-Bridge를 포함하며, 이는 입력된 DC 전력을 AC로 변환하여 Transformer를 통하여 Isolate 된 전원을 생성한다. 또한 Gate 제어 신호는 입력 전원과 Isolated된 전원이 연결된 Photo Coupler를 통해 Isolate된 제어 신호로 변환하여 실제 SCR/IGBT를 구동한다. 본 논문에서는 Simulation을 통해서 설계된 555 Timer를 통한 H-Bridge 동작을 검증하며 시제품을 제작하여 27V 50,000A 급의 도금용 정류기를 구동시켜 파형을 확인함으로써 제안된 Gate Driver의 타당성을 검증한다.