• 한국인터넷방송통신학회논문지
• /
• 제21권3호
• /
• pp.35-42
• /
• 2021

초고주파 대역에서 TWTA(Traveling Wave Tube Amplifier)를 대체하기 위한 증폭기 연구가 활발히 이루어지고 있다. 반도체형 소자를 결합하여 높은 출력을 얻는 SSPA(Solid State Power Amplifier)의 경우 상대적으로 낮은 단일 소자의 출력으로 요구 출력을 충족하기 위해서는 저손실, 고효율의 결합 기술이 필요하다. 본 논문을 통해 8-way 도파관 결합기를 설계, 제작하여 20dB 이상의 반사 손실과 85% 이상의 결합 효율을 확인하였다. 전계 분석을 통해 결합기 내부의 임계 전력을 계산하여 안정적인 Power Rating을 확보하였고 전력 모니터링을 위한 커플러를 내장하여 소형화 및 경량화를 이루었다.

• 전기전자학회논문지
• /
• 제26권3호
• /
• pp.456-461
• /
• 2022

본 논문에서는 차동 증폭기에 필수적으로 필요한 Radio frequency(RF) transformer(TF)을 활용하여 광대역 이득 특성을 가지는 2단 단일 종단 전력증폭기를 제시하였다. RF TF의 특징을 파악하고 광대역 특성을 가지도록 설계한 뒤 2단 전력증폭기의 단간(inter-stage) 임피던스 정합 회로에 적용함으로써 증폭기의 대역폭을 향상시킬 수 있다. 기존의 2단 단일 종단(Single-ended) 증폭기의 성능과 면적을 유지하면서 광대역 이득 특성을 얻을 수 있도록 단간 정합 회로를 Monolithic Microwave Integrated Circuit (MMIC)와 다층 PCB에 구현하고 시뮬레이션을 통해 결과를 비교하였다. InGaP/GaAs HBT 모델을 사용하여 설계한 2단 전력증폭기 모듈을 시뮬레이션 한 결과 중심주파수 3.3GHz에서 기존의 전력증폭기가 11.2%의 fractional 대역폭을 보인 반면 제안된 설계 기법을 적용한 전력증폭기는 19.8%의 개선된 대역폭을 가짐을 확인하였다.

• 한국음향학회지
• /
• 제40권3호
• /
• pp.247-253
• /
• 2021

소리에 방향성을 부여하여 특정 영역에서만 소리를 들을 수 있도록 활용되는 초음파 스피커는 일반 스피커와 비교하여 음질 및 비용적인 이슈에서 다양한 개선 연구가 지속적으로 이루어지고 있다. 본 논문에서는 초음파 스피커의 센서 특성상 500 Hz 미만 저음 구현이 어려운 점을 감안하여 500 Hz 대의 소리를 보완할 수 있도록 일반 스피커와 동시 사용이 가능한 DSP 기반의 하이브리드형 초음파 스피커를 제안한다. 일반 스피커와 초음파 스피커의 단순 연결로 각각의 분리 처리 및 송출하는 시스템은 초음파 재생성 처리 시간 차에 따른 음질저하뿐만 아니라 일반 음원과 초음파 음원이 2개의 앰프로 구동되어 높은 비용 이슈가 있으며 제반 제어적인 측면에서도 어려움이 있다. 이러한 점을 개선하고자 제안한 DSP 기반의 앰프에서 Dynamic Range Control(DRC) 및 Equalizer(EQ)의 기존 코덱 기능은 물론, 초음파 음원으로의 재생성, 일반/초음파 음원을 동기화함으로써 동시 재생이 가능한 하이브리드형 초음파 스피커를 개발하였다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.537-544
• /
• 2022

본 논문은 최근 전자전, 레이더, 기지국 및 위성통신분야에서 각광받고 있는 GaN HEMT(Gallium Nitride High Electron Mobility Transistor) die를 이용한 고출력증폭기의 제작에 사용되는 본드 와이어의 용융단선 현상과 원인을 분석하였다. 고출력증폭기의 주요 성능인 최대 출력전력을 얻기 위해서는 최적의 임피던스 정합이 필요하고 정격전류뿐만 아니라 과도전류에 대한 발열을 고려하여 본드 와이어 소재에 부합하는 직경과 가닥수가 정해져야 한다. 특히, GaN과 같이 에너지 밴드 갭이 넓은 화합물반도체는 설계효율이 낮거나 방열이 부족하면 열 저항 증가로 인해 본드 와이어의 용융단선을 촉발하는 현상을 확인하였다. 본 자료는 발열조건에 대한 모의시험을 수행하고, IR현미경 측정을 통한 검증으로 GaN소자를 이용한 응용분야에 참고자료로 활용이 기대된다.

• 한국광학회지
• /
• 제33권3호
• /
• pp.99-105
• /
• 2022

자유 공간 광통신 시스템에서 발생하는 대기 외란에 의한 광신호 변동을 억제하기 위하여 전광(all-optical) 자동 이득 조절(automatic gain controlled, AGC) 어븀 첨가 광섬유 증폭기(erbium-doped fiber amplifier, EDFA)를 활용할 때의 성능을 실험적으로 평가하였다. EDFA에 입력되는 광신호 입력을 -30 dBm과 -10 dBm으로 각각 설정하여 증폭기가 소 신호 영역과 포화 영역에서 동작할 때의 성능을 실험적으로 비교하였다. 이 때 광신호의 요동은 음향 광학 변조기(acousto-optic modulator, AOM)를 활용하여 구현하였다. 실험 결과로부터 EDFA가 소 신호 영역에서 동작하며, 피드백되는 증폭된 자발 방출(amplified spontaneous emission, ASE) 광 전력이 0 dBm으로 증폭기를 포화시킬 수 있는 경우에 가장 작은 광신호 요동 특성을 얻을 수 있음을 확인하였다.

• ETRI Journal
• /
• 제45권1호
• /
• pp.171-179
• /
• 2023

We have developed an InAlAs/InGaAs metamorphic high electron mobility transistor device fabrication process where the gate length can be tuned within the range of 0.13㎛-0.16㎛ to suit the intended application. The core processes are a two-step electron-beam lithography process using a three-layer resist and gate recess etching process using citric acid. An electron-beam lithography process was developed to fabricate a T-shaped gate electrode with a fine gate foot and a relatively large gate head. This was realized through the use of three-layered resist and two-step electron beam exposure and development. Citric acid-based gate recess etching is a wet etching, so it is very important to secure etching uniformity and process reproducibility. The device layout was designed by considering the electrochemical reaction involved in recess etching, and a reproducible gate recess etching process was developed by finding optimized etching conditions. Using the developed gate electrode process technology, we were able to successfully manufacture various monolithic microwave integrated circuits, including low noise amplifiers that can be used in the 28 GHz to 94 GHz frequency range.

• 한국인터넷방송통신학회논문지
• /
• 제22권6호
• /
• pp.149-154
• /
• 2022

GaN 소자는 고출력 및 고선형성 특성을 가지므로 레이더 수신기에서 저잡음 증폭기로 활용되어 리미터 없이 구현될 수 있으며, 이로 인해 잡음지수를 개선하고 면적을 줄일 수 있다. 본 논문에서는 Ka-대역 레이더용 수신기에 적용하기 위한 GaN 저잡음 증폭기를 기술하였다. 설계된 저잡음 증폭기는 150-nm GaN HEMT 공정으로 제작되었으며, 목표주파수 내에서 패키징 손실을 포함하여 >23 dB 이득, <6.5 dB의 잡음지수 특성을 보였다. 고입력 부하시험시 이득 및 잡음 저하가 있었으나, 반복시험시 추가적인 성능저하는 나타나지 않았다. 부하시험 후 잡음지수 및 S-파라미터 측정을 통해 GaN 저잡음 증폭기에서 ~40 dBm 펄스 입력 전력을 견딜 수 있음을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제23권5호
• /
• pp.109-114
• /
• 2023

본 논문에서는 Ka-대역 소형 레이더에 적용하기 위한 65-nm CMOS 기반 2채널 이미지 제거 수신기를 기술하였다. 설계된 수신기는 Low-Noise Amplifier (LNA), IQ mixer 및 Analog Baseband (ABB) 회로로 구성된다. ABB 내에 complex filter를 포함하여 원하지 않는 이미지 성분을 억제할 수 있으며, RF 및 ABB의 가변 이득 증폭기 (VGA)에서 이득을 4.5-56 dB 범위에서 조절할 수 있어 수신기의 동적 영역을 확보할 수 있다. 이득 조절은 수신기에 내장된 SPI 컨트롤러를 통해 수행된다. 수신기 칩은 Ka-대역 목표주파수 내 이득 36 dB에서 잡음지수 <15 dB, OP1dB >4 dBm, 이미지 제거비 >30 dB, 채널 간 격리도 >45 dB 특성을 보였다. 본 수신기는 1.2 V 공급전압에서 420 mA를 소모하며, 칩 면적은 4000×1600 ㎛ 이다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.60-68
• /
• 2009

본 논문에서는 HDTV와 같이 고해상도 및 고속의 동작을 동시에 요구하는 고화질 영상시스템 응용을 위한 10비트 200MS/s 65nm CMOS ADC를 제안한다. 제안하는 ADC는 고속 동작에서 저 전력 소면적 구현에 적합한 4단 파이프라인 구조를 기반으로 설계되었으며, 입력단 SHA 회로에서는 1.2V의 낮은 단일 전원 전압에서도 높은 입력 신호를 처리하기 위해 4개의 커패시터를 기반으로 설계하여 $1.4V_{p-p}$의 입력 신호를 ADC 내부 회로에서는 $1.0V_{p-p}$으로 낮추어 사용할 수 있도록 하였다. 또한 높은 전압이득을 갖는 증폭기를 필요로 하는 SHA와 MDAC1은 출력 임피던스가 감소하는 65nm CMOS 공정의 제약 사항을 극복하기 위해 통상적인 2단 증폭기 대신 3단 증폭기 구조를 기반으로 설계하였으며 200MS/s 높은 동작 속도를 고려하여 RNMC 및 multipath 주파수 보상기법을 추가하여 설계하였다. 전력 소모 최소화를 위해 스위치 기반의 바이어스 전력최소화 기법을 sub-ranging flash ADC에 적용하였고, 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 시스템 응용에 따라 선택적으로 사용할 수 있도록 하였다. 제안하는 시제품 ADC는 65nm CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 10비트 해상도에서 각각 최대 0.19LSB, 0.61LSB 수준을 보이며, 동적 성능으로는 150MS/s와 200MS/s의 동작 속도에서 각각 54.4dB, 52.4dB의 SNDR과 72.9dB 64.8dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $0.76mm^2$이며, 1.2V 전원 전압과 200MS/s의 동작 속도에서 75.6mW의 전력을 소모한다.

• 한국전자파학회논문지
• /
• 제24권11호
• /
• pp.1055-1063
• /
• 2013

저 잡음 증폭기는 RF 수신단의 필수적인 요소이며, 다양한 무선시스템에서 사용하기 위하여 넓은 주파수 범위에서 동작하도록 요구된다. 전압 이득, 반사 손실, 잡음 지수, 선형성과 같은 중요한 성능지표들을 신중히 다루어서, 제안하는 LNA의 주요한 성능으로 역할을 하게끔 한다. Buffer 단에서 peaking 인덕터를 사용하며 전체적으로 cascade 구조로써 inductive shunt feedback을 LNA 입력 단에 성공적으로 적용하였다. 광대역 정합 주파수를 얻기 위한 설계식은 상대적으로 간단한 회로구성을 통해 도출된다. 입력 임피던스의 주파수 응답 분석을 위하여 pole과 zero를 광대역 응답을 실현하기 위한 특성으로 기술하였다. 입력 단에 게이트와 드레인 사이의 인덕터는 출력의 3차 고조파를 감소시킴으로 선형성을 크게 향상시킬 수 있다. 제안하는 회로를 $0.18{\mu}m$의 CMOS 공정으로 제작하였고, Pad를 포함한 광대역 LNA의 칩 면적은 $0.202mm^2$이다. 측정 결과는 1.5~13 GHz에서 입력손실은 -7 dB 이하이고, 전압 이득은 8 dB 이상이며, 잡음 지수는 6~9 dB 정도이다. 그리고 IIP3는 8 GHz에서 2.5 dBm이며, 1.8 V 전압에서 14 mA 전류를 소모한다.