• 한국컴퓨터정보학회논문지
• /
• 제11권3호
• /
• pp.141-149
• /
• 2006

본 논문에서는 회로 설계 소프트웨어에서 사용되는 primal-dual 최적화 문제의 해를 구하기 위해 필요한 삼중 행렬 곱셈 연산 ($P=AHA^{t}$)의 성능 개선에 관하여 연구하였다. 이를 위하여 삼중 행렬 곱셈 연산의 속도를 개선하기 위하여 기존의 2단계 연산 방법을 대신하여 1단계 연산 방법을 제안하고 성능을 분석하였다. 제안된 방법은 희소 행렬 H의 블록 대각 구조의 특성을 이용하여 부동 소숫점 연산량을 감소시킴으로써 성능 개선을 이루었으며 더불어 메모리 사용량도 기존 방법에 비하여 50% 이하로 감소하였다. 그 결과 Intel Itanium II 플랫폼에서 기존 2단계 연산 방법과 비교하여 속도 면에서 주어진 실험 데이터 집합에 대하여 평균 2.04 의 speedup을 얻었다. 또한 본 논문에서는 플랫폼의 메모리 지연량과 예측된 캐쉬 미스율을 이용한 성능 모델링을 통하여 이와 같은 성능 개선 수치의 가능 범위를 보이고 실측된 성능개선을 평가하였다. 이와 같은 연구는 희소 행렬의 성능 개선 연구를 기본 연산이 아닌 복합 연산에 적용하는 연구로써 큰 의미가 있다.

• 한국인터넷방송통신학회논문지
• /
• 제21권2호
• /
• pp.67-72
• /
• 2021

본 논문에서는 MMA 적응 등화 알고리즘의 연산량을 간략화시킨 DSE-MMA (Dithered Signed-Error MMA)와 QE-MMA (Quantized-Error MMA) 의 적응 등화 성능을 비교하였다. DSE-MMA 알고리즘에서는 적응 등화기의 탭 계수 갱신을 위한 오차 신호와의 승산 부분에서 극성만을 고려하며 dithered signal을 이용하여 잡음에 대한 robustness를 개선하지만, QE-MMA 알고리즘에서는 오차 신호의 비선형 power-of-two 양자화 연산을 수행한 후 이의 극성만을 이용하므로 H/W 응용을 쉽게 한다. 이들 알고리즘을 동일 채널의 환경에 적용하여 등화기 출력 신호 성상도, 수렴 특성을 나타내는 잔류 isi, 최대 찌그러짐과 MSE 및 알고리즘의 외부 잡음에 대한 강인성을 나타내는 SER을 비교하였다. 시뮬레이션 결과 SER의 제외한 나머지 성능에서 QE-MMA가 DSE-MMA보다 우월하며, SER에서는 dither 신호에 의하여 DSE-MMA가 우월함을 알 수 있었다.

• Nuclear Engineering and Technology
• /
• 제49권6호
• /
• pp.1301-1309
• /
• 2017

The extinction probability of a branching process (a neutron chain in a multiplying medium) is calculated for a system randomly varying in time. The evolution of the first two moments of such a process was calculated previously by the authors in a system randomly shifting between two states of different multiplication properties. The same model is used here for the investigation of the extinction probability. It is seen that the determination of the extinction probability is significantly more complicated than that of the moments, and it can only be achieved by pure numerical methods. The numerical results indicate that for systems fluctuating between two subcritical or two supercritical states, the extinction probability behaves as expected, but for systems fluctuating between a supercritical and a subcritical state, there is a crucial and unexpected deviation from the predicted behaviour. The results bear some significance not only for neutron chains in a multiplying medium, but also for the evolution of biological populations in a time-varying environment.

• 한국인터넷방송통신학회논문지
• /
• 제13권6호
• /
• pp.115-121
• /
• 2013

본 논문은 송신 부호가 대역 제한, 위상 찌그러짐이 존재하는 비선형 통신 채널을 통과할 때 발생되는 부호간 간섭을 보상하기 위한 블라인드 등화 알고리즘인 SE-MMA (Signed-Error MMA)의 roburstness 성능을 개선할 수 있는 DSE-MMA (Dithered Sign-Error MMA)에 관한 것이다. SE-MMA는 등화기의 탭 계수 갱신을 위하여 곱셈 대신 1 bit 양자화기를 사용하므로 알고리즘의 연산량을 줄일 수 있어 H/W 응용에 유리하지만, 양자화 과정에서 발생되는 정보 손실에 의하여 전체적인 블라인드 등화 성능 알고리즘이 MMA보다 열화되는 단점이 있다. DSE-MMA는 SE-MMA의 단점 중에서 roburstness를 나타내는 SER 성능을 개선키 위하여 양자화 전에 dither 신호를 이용하는 Dithered Signed-Error 개념을 MMA에 적용하였으며, SE-MMA 와 MMA 알고리즘이 갖는 부호간 간섭에 의한 진폭과 위상 찌그러짐을 동시 보상 능력을 갖는다. 논문에서 DSE-MMA 블라인드 등화 알고리즘의 성능을 나타내는 지수로는 등화기 출력 신호, 잔류 isi, MD (Maximum Distortion), MSE와 SER를 사용하였으며, 이들 성능 지수를 적용할 때 SE-MMA 알고리즘과 비교하기 위하여 컴퓨터 시뮬레이션을 수행하였다. 시뮬레이션 결과 DSE-MMA가 SE-MMA 보다 roburstness 와 정상 상태 이후 성능 지수의 양에서 개선됨을 알 수 있었지만, 초기 상태에서 정상 상태에 도달하는 수렴 속도에서는 늦어짐을 확인하였다.

• Journal of Computing Science and Engineering
• /
• 제4권3호
• /
• pp.207-224
• /
• 2010

This paper presents a compression scheme for mesh geometry, which is suitable for mobile graphics. The main focus is to enable real-time decoding of compressed vertex positions while providing reasonable compression ratios. Our scheme is based on local quantization of vertex positions with mesh partitioning. To prevent visual seams along the partitioning boundaries, we constrain the locally quantized cells of all mesh partitions to have the same size and aligned local axes. We propose a mesh partitioning algorithm to minimize the size of locally quantized cells, which relates to the distortion of a restored mesh. Vertex coordinates are stored in main memory and transmitted to graphics hardware for rendering in the quantized form, saving memory space and system bus bandwidth. Decoding operation is combined with model geometry transformation, and the only overhead to restore vertex positions is one matrix multiplication for each mesh partition. In our experiments, a 32-bit floating point vertex coordinate is quantized into an 8-bit integer, which is the smallest data size supported in a mobile graphics library. With this setting, the distortions of the restored meshes are comparable to 11-bit global quantization of vertex coordinates. We also apply the proposed approach to compression of vertex attributes, such as vertex normals and texture coordinates, and show that gains similar to vertex geometry can be obtained through local quantization with mesh partitioning.

• 한국정보통신학회논문지
• /
• 제13권10호
• /
• pp.2154-2162
• /
• 2009

스마트카드 보안용 타원곡선 암호를 위한 스칼라 곱셈기를 설계하였다. 스마트카드 표준에 기술된 163-비트의 키 길이를 지원하며, 유한체 (finite field) 상에서 스칼라 곱셈의 연산량을 줄이기 위해 complementary receding 방식을 적용한 Non-Adjacent Format (NAF) 변환 알고리듬을 적용하여 설계되었다. 설계된 스칼라 곱셈기 코어는 0.35-${\mu}m$ CMOS 셀 라이브러리로 합성하여 32,768 게이트로 구현되었으며, 150-MHz@3.3-V로 동작한다. 설계된 스칼라 승산기는 스마트카드용 타원곡선 암호 알고리듬의 전용 하드웨어 구현을 위한 IP로 사용될 수 있다.

• 한국정보통신학회논문지
• /
• 제12권8호
• /
• pp.1488-1494
• /
• 2008

본 논문은 대역폭에 제약을 받지 않는 우주 통신용에 사용할 목적으로 도플러에 강인한 저 전력 비동기 FSK 수신기를 FPGA로 구현한 논문이다. 사용한 비동기 FSK 수신기는 심볼 검출을 하기 위해 16점 FFT를 이용하며 데이터의 주 속도는 10kbps이고 도플러에 강인하고 전력 효율과 신뢰성을 얻기 위해 디지털 회로로 설계된다. 또한 CORDIC 알고리듬을 이용하여 FFT 연산 시 사용되는 복소 승산을 가산기 및 천이기로 대체하여 저전력화 하였다. 설계 시스템의 검증을 하기 위해 먼저 Simulink로 시뮬레이션 하여 성능을 확인하고Xilinx사의 System Generator를 이용하여 FPGA 구현하여 성능을 비교 검증하였다. 결과적으로 Simulink 결과와 FPGA 구현 결과가 표6과 표7에 의해 잘 일치함을 확인하였다.

• 정보학연구
• /
• 제8권3호
• /
• pp.1-10
• /
• 2005

Cosine and Sine function is widely used for the arithmetic, translation, object drawing, Simulation and etc. of Computer Graphics in Natural Science and Engineering. In general, Cordic Algorithm is effective method since it has relatively small size and simple architecture on trigonometric function generation. However profitably it has those merits, the problem of operation speed is occurred. In graphic display system, the operation result of object drawing is quantized and has the condition that is satisfied with rms error less than 1. So in this paper, the proposed generator is composed of partition operation at each ${\pi}/4$ and basic Cosine, Sine function generator in the range of $0{\sim}{\pi}/4$ using the lower order of Tayler's series in an acceptable error range, that enlarge the range of $0{\sim}2{\pi}$ according to a definition of the trigonometric function for the purpose of having a high speed Cosine, Sine function generation. And, division operator using code partition for divisor three is proposed, the proposed function generator has high speed operation, but it has the problems in the other application parts with accurate results, is need to increase the speed of the multiplication.

• 방송공학회논문지
• /
• 제15권2호
• /
• pp.182-191
• /
• 2010

본 논문에서는 DVB-S2 시스템을 위한 간단한 구조를 가지는 반송파 주파수 복구부를 소개한다. 위성방송 통신 환경 및 상용 부품의 사용으로 인해, DVB-S2 수신기의 반송파 주파수 복구부는 최대 20%의 정규화된 주파수 옵셋(Offset)을 복구해야만 한다. 이로 인해 기존에 소개된 반송파 주파수 복구 방식은 복잡한 구조를 가지고 많은 연산량 및 메모리를 필요로 한다. 본 논문에서 소개된 방식은 거친 주파수 복구부에 변형된 Fitz 방식을 채택하여 정확하게 거친 주파수 옵셋 복구를 수행하고, 잔류 주파수 옵셋을 후단의 알려진 간단한 미세 주파수 복구방식으로 처리하는 구조를 갖는다. 소개된 방식은 기존에 소개된 방식과 동일한 성능을 보이면서도 필요한 곱셈 연산량을 80% 가량 줄일 수 있고 추가적인 메모리를 필요로 하지 않는 장점이 있다.

• 전자공학회논문지T
• /
• 제36T권1호
• /
• pp.1-7
• /
• 1999

본 논문에서는 실시간 영상처리 시스템나 HDTV에서의 영상신호 압축 및 복원의 실시간처리를 위해 사용하는 고성능 2-D DCT 프로세서의 VLSI 구조를 최적화 정수형 여현 변환(OICT)의 고속 연산 알고리즘을 이용하여 구현하였다. OICT의 고속 연산 알고리즘의 계수는 정수값이어서 변환시 정수형 연산을 수행하게 되므로 부동소수점 연산을 수행하는 DCT에 비해 전체적으로 하드웨어의 복잡도와 속도를 향상시킬 수 있다. 제안한 VLSI 구조는 이러한 OICT의 장점을 설려 곱셈기를 입력값의 쉬프트와 덧셈기만으로 구성하여 고속연산을 수행하게 하므로써 비용과 속도를 개선할 수 있었다.