• 정보처리학회논문지A
• /
• 제11A권1호
• /
• pp.1-10
• /
• 2004

본 논문에서는 유한체 GF$(2^m)$상에서 두 다항식의 승산을 실현하는 병렬-입력 및 병렬-출력을 갖는 셀 배열 병렬 승산기를 제시한다 이 승산기는 승산연산부, 기약다항식연산부. MOD연산부로 구성한다. 승산연산부는 AND 게이트와 XOR 게이트로 설계한 기본 셀의 배열로 이루어지며, 기약다항식연산부는 XOR 게이트와 D 플림플롭회로를 사용하여 구성하며, MOD연산부는 AND 게이트와 XOR 게이트에 의한 기본 셀을 배열하여 구성하였다. 제시한 승산기는 PSpice 시뮬레이션을 통하여 동작특성을 보였으며, 클럭신호의 주기를 l${\mu}\textrm{s}$로 하였다. 제시한 셀 배열 병렬 승산기는 m=4인 경우에 AND 게이트의 수가 24개, XOR 게이트의 수가 32개 필요하며, D 플립플롭회로가 4개 필요하다. 또한, AOP 기약 다항식을 사용하면 AND 게이트와 XOR 게이트의 수가 24개 필요하며 D 플립플롭은 사용되지 않는다. 셀 배열 병렬 승산기의 승산연산부의 동작시간은 1 단위시간(클럭시간)이 소비되고, 기약다항식연산부에 의한 MOD연산부의 동작시간은 m 단위시간(클럭시간)이 소비되어 전체 동작시간은 m+1 단위시간(클럭시간)이 소비된다. 본 논문에서 제시한 셀 병렬 승산기는 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가지며, 특히 차수 m이 매우 큰 유한체강의 두 다항식의 승산에서 확장성을 갖는다.

• Journal of the Optical Society of Korea
• /
• 제17권5호
• /
• pp.362-370
• /
• 2013

In this paper, we propose a novel optical implementation of a 3DES algorithm based on dual XOR logic operations for a cryptographic system. In the schematic architecture, the optical 3DES system consists of dual XOR logic operations, where XOR logic operation is implemented by using a free-space interconnected optical logic gate method. The main point in the proposed 3DES method is to make a higher secure cryptosystem, which is acquired by encrypting an individual private key separately, and this encrypted private key is used to decrypt the plain text from the cipher text. Schematically, the proposed optical configuration of this cryptosystem can be used for the decryption process as well. The major advantage of this optical method is that vast 2-D data can be processed in parallel very quickly regardless of data size. The proposed scheme can be applied to watermark authentication and can also be applied to the OTP encryption if every different private key is created and used for encryption only once. When a security key has data of $512{\times}256$ pixels in size, our proposed method performs 2,048 DES blocks or 1,024 3DES blocks cipher in this paper. Besides, because the key length is equal to $512{\times}256$ bits, $2^{512{\times}256}$ attempts are required to find the correct key. Numerical simulations show the results to be carried out encryption and decryption successfully with the proposed 3DES algorithm.

• 대한전자공학회논문지
• /
• 제26권4호
• /
• pp.81-87
• /
• 1989

본 논문에서는 유한체 GF($2^m$) 상에서 두 원소들의 승산을 실현하는 셀배열승산기를 제시한다. 이 승산기는 승산연산부, mod연산부, 원시기약 다항식연산부로 구성한다. 승산연산부는 AND와 XOR게이트로 설계한 기본셀의 배열을 이루며, mod연산부 역시 AND와 XOR게이트에 의한 기본셀을 배열하여 구성하였다. 원시 기약다항식 연산부는 XOR게이트들, D플립플롭 회로들과 한개의, NOT게이트를 사용하여 구성하였다. 본 논문에서 제시한 승산기는 회선경로선택의 규칙성, 간단성, 배열의 모듈성과 병발성의 특징을 가지며 특히 차수 m이 증가하는 유한체의 두 원소들의 승산에서 확장성을 가지므로 VLSI 실현에 적합하다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제49권2호
• /
• pp.81-87
• /
• 2000

This paper presents a new approach to the synthesis of two-dimensional arrays such as Atmel 6000 series FPGAs using internal don't cares. Basically complex terms which fits to the linear array of cells without further routing wires are generated and they are collected by OR/XOR operations. In previous methods, complex terms are collected only by XOR operations, which may not be effective for nearly unate functions. In this paper, we allow complex terms to be collected by OR operations in addition to XOR operations. First, complex terms that lies in the ON-set of the function are generated and collected by OR operations. The sub-function realized by the first stage becomes an internal don't cares and they are exploited in the second stage which generates complex terms collectable by XOR operation. Experimental results shows the efficacy of the proposed method compared to the previous methods.

• 전자공학회논문지B
• /
• 제29B권11호
• /
• pp.56-64
• /
• 1992

The sum-of-product type MVL (Multiple-valued logic) functions can be directly transformed into the exclusive-sum-of-literal-product(ESOLP) type MVL functions with a substitution of the OR operator with the exclusive-OR(XOR) operator. This paper presents an algorithm that can reduce the number of minterms for the purpose of minimizing the hardware size and the complexity of the circuit in the realization of ESOLP-type MVL functions. In Boolean algebra, the joinable true minterms can form the cube, and if some cubes form a cube-chain with adjacent cubes by the insertion of false cubes(or, false minterms), then the created cube-chain can become a large cube which includes previous cubes. As a result of the cube grouping, the number of minterms can be reduced artificially. Since ESOLP-type MVL functions take the MIN/XOR structure, a XOR circuit and a four-valued MIN/XOR dynamic-CMOS PLA circuit is designed for the realization of the minimized functions, and PSPICE simulation results have been also presented for the validation of the proposed algorithm.

• 융합보안논문지
• /
• 제7권1호
• /
• pp.55-62
• /
• 2007

유비쿼터스 환경에서 개인 프라이버시 보호를 위해 RFID 시스템 보안에 대한 연구가 활발히 이루어지고 있다. RFID 시스템 보안 중 XOR 기반의 기법은 다른 기법보다 단순하고 최저가로 구현될 수 있다. 그러나 사용자 프라이버시 보호를 위하여 동일한 비밀정보가 사용자 인증에 사용되기 때문에 비밀정보가 노출될 확률이 커진다. 따라서 본 논문에서는 기존의 XOR 기반 인증프로토콜을 개선한 경량화 된 연산자와 순환 시프트 연산을 사용한 인증프로토콜을 제안한다.

• 정보보호학회논문지
• /
• 제17권3호
• /
• pp.109-116
• /
• 2007

본 논문에서는 Self-Shrinking 생성기의 변형 구조 SSG-XOR에 대해 guess-and-determine공격을 적용하여 실제 안전성을 분석하고 이에 대한 시뮬레이션 결과를 소개한다. SSG-XOR은 Self-Shrinking 생성기에 비해 더 좋은 암호학적 성질을 가지는 것으로 소개되었으나 본 논문의 분석 결과, guess-and-determine공격 관점에서 Self-Shrinking 생성기에 비해 안전성이 많이 떨어지는 것을 확인할 수 있다.

• 한국전자통신학회논문지
• /
• 제17권2호
• /
• pp.351-356
• /
• 2022

The parity function can be implemented with XOR (exclusive-OR) and XNOR (exclusive NOR) circuit. In this paper we propose a high performance XOR-XNOR circuit. The proposed circuitreduced the internal load capacitance on critical path and implemented with 8 transistors. The circuit produces a perfect output signals for all input combinations. Compared with the previous circuits, the proposed circuit presents the improved characteristics in average propagation delay time, power dissipation, power-delay product (PDP), and energy-delay-product (EDP). The proposed circuits are implemented with standard CMOS 0.18um technology. Computer simulations using SPICE show that the proposed circuit realizes the expected logic functions and achieves a reasonable performance.

• 한국광학회지
• /
• 제17권6호
• /
• pp.564-568
• /
• 2006

반도체 광증폭기에 기반을 둔 이득포화특성을 이용하여 XOR, AND, OR 논리 게이트를 동시에 구현하는 다기능 전광 논리소자를 설계하고 구현하였다. 상용화된 프로그램인 VPI Component $Maker^{TM}$을 사용하여 시뮬레이션을 수행하였고 10 Gbit/s의 입력 신호를 사용하여 XOR, AND, OR 논리동작을 동시에 구현하는 다기능 전광 논리소자를 구현하였다.

• 한국광학회지
• /
• 제14권6호
• /
• pp.623-629
• /
• 2003

본 논문에서는 XOR 연산을 위상 변조하여 만든 위상 변조 XOR(phase-encoded exclusive-OR) 연산이라는 개념을 기본으로 그레이 영상을 암호화 한 새로운 광 암호화 방법을 제안하였다 그레이 원 영상을 이진 영상들의 합으로 분리한 후 각각의 이진 영상들을 이진 무작위 영상들과 위상변조 XOR 연산 방법을 이용해 암호화하고, 이를 위상 변조하여 암호화된 데이터를 만들었다. 그리고 복호화에 필요한 키 데이터는 암호화 시 사용한 무작위 이진 영상들로 만든 무작위 그레이 영상을 위상 변조하여 구하였다 암호화된 데이터는 위상 변조로 인한 비선형성과 비가시적 특성을 가지므로 기본적으로 높은 정보보호의 특성이 있으나, 여기에 위상정보 자체를 암호화함으로써 보다 높은 수준의 정보 보호를 가능하게 하였다. 또한, 복호화 과정은 암호화 데이터와 키 데이터의 단순 곱과 기준파와 간섭을 이용하므로, 원 영상 복원 시 간단한 위상 시각화 시스템(phase-visualization system)으로 구현할 수 있다. 컴퓨터 시뮬레이션을 통해 제안한 방법의 구현 가능성과 타당성을 확인하였다.