• 한국생산제조학회지
• /
• 제22권1호
• /
• pp.22-28
• /
• 2013

Robotic GMA (Gas Metal Arc) welding process is one of widely acceptable metal joining process. The heat and mass inputs are coupled and transferred by the weld arc to the molten weld pool and by the molten metal that is being transferred to the weld pool. The amount and distribution of the input energy are basically controlled by the obvious and careful choices of welding process parameters in order to accomplish the optimal bead geometry and the desired quality of the weldment. To make effective use of automated and robotic GMA welding, it is imperative to predict online faults for bead geometry and welding quality with respect to welding parameters, applicable to all welding positions and covering a wide range of material thickness. MD (Mahalanobis Distance) technique was employed for investigating and modeling the GMA welding process and significance test techniques were applied for the interpretation of the experimental data. To successfully accomplish this objective, two sets of experiment were performed with different welding parameters; the welded samples from SM 490A steel flats. First, a set of weldments without any faults were generated in a number of repeated sessions in order to be used as references. The experimental results of current and voltage waveforms were used to predict the magnitude of bead geometry and welding quality, and to establish the relationships between weld process parameters and online welding faults. Statistical models developed from experimental results which can be used to quantify the welding quality with respect to process parameters in order to achieve the desired bead geometry based on weld quality criteria.

• 전자공학회논문지
• /
• 제52권2호
• /
• pp.195-200
• /
• 2015

본 논문에서는 ADPLL의 잡음 개선을 위해 8비트 SVBS-TDC (Semi-Vernier Binary-Search Time-to-Digital Converter)를 제안했다. TDC의 동작 속도를 높이기 위해 인코더 등 디지털 블록을 사용하지 않는 BS-TDC (Binary-Search TDC) 구조를 사용했으며, 버니어 구조를 적용하여 기존의 BS-TDC에 비해 해상도를 10배 이상 증가시켰다. TDC의 단점인 좁은 입력범위를 개선하기 위해 버니어 구조를 절반만 적용하여 510ps의 넓은 입력 범위를 확보했다. 제안하는 SVBS-TDC는 65nm CMOS 공정으로 설계하였고, 모의실험 결과 1.2V 전원 전압에서 동작 속도는 200MHz이고 해상도는 4ps로서 ADPLL의 잡음 특성을 효과적으로 개선함을 확인하였다.

• Journal of Power Electronics
• /
• 제15권2호
• /
• pp.555-566
• /
• 2015

A TRIAC dimming LED driver that can control the brightness of LED arrays for a wide range of source voltage variations is proposed in this paper. Unlike conventional PWM LED drivers, the proposed LED driver adopts a TRIAC switch, which inherently guarantees zero current switching and has been proven to be quite reliable over its long lifetime. Unlike previous TRIAC type LED drivers, the proposed LED driver is composed of an LC input filter and a variable switched capacitance, which is modulated by the TRIAC turn-on timing. Thus, the LED power regulation and dimming control, which are done by a volume resistor in the same way as the conventional TRIAC dimmers, can be simultaneously performed by the TRIAC control circuit. Because the proposed LED driver has high efficiency and a long lifetime with a high power factor (PF) and low total harmonic distortion (THD) characteristics, it is quite adequate for industrial lighting applications such as streets, factories, parking garages, and emergency stairs. A simple step-down capacitive power supply circuit composed of passive components only is also proposed, which is quite useful for providing DC power from an AC source without a bulky and heavy transformer. A prototype 60 W LED driver was implemented by the proposed design procedure and verified by simulation and experimental results, where the efficiency, PF, and THD are 92%, 0.94, and 6.3%, respectively. The LED power variation is well mitigated to below ${\pm}2%$ for 190 V < $V_s$ < 250 V by using the proposed simple control circuit.

• 전자공학회논문지
• /
• 제50권7호
• /
• pp.122-130
• /
• 2013

본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.

• The Korean Journal of Physiology and Pharmacology
• /
• 제1권6호
• /
• pp.625-637
• /
• 1997

Calcium ions are implicated in a variety of physiological functions, including enzyme activity, membrane excitability, neurotransmitter release, and synaptic transmission, etc. Calcium antagonists have been known to be effective for the treatment of exertional angina and essential hypertension. Selective and nonselective voltage-dependent calcium channel blockers also have inhibitory action on the acute and tonic pain behaviors resulting from thermal stimulation, subcutaneous formalin injection and nerve injury. This study was undertaken to investigate the effects of iontophoretically applied $Ca^{++}$ and its antagonists on the responses of WDR (wide dynamic range) cells to sensory inputs. The responses of WDR cells to graded electrical stimulation of the afferent nerve and also to thermal stimulation of the receptive field were recorded before and after iontophoretical application of $Ca^{++}$, EGTA, $Mn^{++}$, verapamil, ${\omega}-conotoxin$ GVIA, ${\omega}-conotoxin$ MVIIC and ${\omega}-agatoxin$ IVA. Also studied were the effects of a few calcium antagonists on the C-fiber responses of WDR cells sensitized by subcutaneous injection of mustard oil (10%). Calcium ions and calcium channel antagonists ($Mn^{++}$, verapamil, ${\omega}-conotoxin$ GVIA & ${\omega}-agatoxin$ IVA) current-dependently suppressed the C-fiber responses of WDR cells without any significant effects on the A-fiber responses. But ${\omega}-conotoxin$ MVIIC did not have any inhibitory actions on the responses of WDR cell to A-fiber, C-fiber and thermal stimulation. Iontophoretically applied EGTA augmented the WDR cell responses to C-fiber and thermal stimulations while spinal application of EGTA for about $20{\sim}30\;min$ strongly inhibited the C-fiber responses. The augmenting and the inhibitory actions of EGTA were blocked by calcium ions. The WDR cell responses to thermal stimulation of the receptive field were reduced by iontophoretical application of $Ca^{++}$, verapamil, ${\omega}-agatoxin$ IVA, and ${\omega}-conotoxin$ GVIA but not by ${\omega}-conotoxin$ MVIIC. The responses of WDR cells to C-fiber stimulation were augmented after subcutaneous injection of mustard oil (10%, 0.15 ml) into the receptive field and these sensitized C-fiber responses were strongly suppressed by iontophoretically applied $Ca^{++}$, verapamil, ${\omega}-conotoxin$ GVIA and ${\omega}-agatoxin$ IVA. These experimental findings suggest that in the rat spinal cord, L-, N-, and P-type, but not Q-type, voltage-sensitive calcium channels are implicated in the calcium antagonist-induced inhibition of the normal and the sensitized responses of WDR cells to C-fiber and thermal stimulation, and that the suppressive effect of calcium and augmenting action of EGTA on WDR cell responses are due to changes in excitability of the cell.

• 한국자기학회지
• /
• 제24권4호
• /
• pp.123-127
• /
• 2014

본 연구에서는 함정을 자기소거시키는 과정에서 함정에 의한 자기장을 측정하기위한 3-축의 flux-gate 마그네토미터를 설계 제작하였다. 설계에서 고려한 사항은 자기장측정지점과 자기장 데이터를 수집하는 장치 사이의 거리가 수백미터로 멀기 때문에 입력전압의 변동이 커도 동작이 되게 전압 범위가 16~36 V까지 가능한 DC/DC 변환기를 사용하였고, 데이터의 전송은 자기장 측정값을 디지털로 변환 시킨 후 RS422통신으로 전송하게 하였다. 또한 함정을 자기소거 하는 과정에서 발생하는 ${\pm}1mT$ 자기장하에서도 0점의 변화가 ${\pm}2nT$ 이하가 되게 피측정자기장의 보상은 ${\pm}1mT$, 측정범위는 ${\pm}0.1mT$가 되게 제작을 하였다. 또한 수심 30 m에서도 동작되어야하는 조건을 고려하여 6기압 하에서 센서가 수밀이 되고 정상 작동이 되는 것을 확인 하였다. 마그네토미터의 일반특성으로는 선형도가 측정범위 ${\pm}0.1mT$에서 0.01 % 이상 이였고 센서의 노이즈는 1 Hz에서 $30pT/\sqrt{Hz}$이였다.

• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.60-68
• /
• 2008

본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0dB, 69.6dB이고, 19.2mW의 전력을 소모하며, ADC의 칩 면적은 $0.98mm^2$이다.

• 한국철도학회논문집
• /
• 제20권3호
• /
• pp.329-338
• /
• 2017

최근 철도차량용 보조전원장치는 시스템의 경량화를 위해 기존 60Hz 저주파 변압기를 제거하고 고주파 구동과 절연 특성을 갖는 '절연형 dc/dc 컨버터'를 적용하는 구조가 주목받고 있다. 본 논문에서는 '절연형 dc/dc 컨버터를 적용한 보조전원장치 구조'에 대해서 설명하고, 다양한 분석을 통해 보조전원장치의 고효율 및 경량화에 적합한 dc/dc 컨버터 및 구조를 제안하고자 한다. 대용량 IGBT 소자의 고주파 스위칭(경량화)을 위해 필수적인 '영전압-영전류-스위칭'특성을 갖는 '공진형 컨버터'를 활용하여 다양한 보조전원장치용 전력변환장치 구조(1-Stage와 2-Stage)를 제안하였고, 각각의 구조에 적합한 컨버터 회로를 선정한 후 설계 및 시뮬레이션을 통해 비교하였다. 1-Stage 구조의 경우 공진형 컨버터만을 사용하였고, 2-Stage 구조의 경우 공진형 컨버터와 공진형 컨버터의 입력전압 변동을 최소화하는 Pre-regulator를 적용하였다. Pre-regulator로서 감압 컨버터 또는 승압 컨버터를 각각 적용하여 서로 다른 2-Stage 구조를 구성하고 각 방식의 손실을 비교하였다. 회로에 사용되는 소자들의 전압 및 전류 스트레스를 고려하여 소자를 선정하고 시뮬레이션을 통해 동작을 검증하였으며, 손실 분석을 통해 고효율 및 경량화에 가장 적합한 구조 및 회로를 제안하였다.