• 센서학회지
• /
• 제16권5호
• /
• pp.325-330
• /
• 2007

For the application to optic devices, wafer level package including spacer with particular thickness according to optical design could be required. In these cases, the uniformity of spacer thickness is important for bonding strength and optical performance. Packaging process has to be performed at low temperature in order to prevent damage to devices fabricated before packaging. And if photosensitive material is used as spacer layer, size and shape of pattern and thickness of spacer can be easily controlled. This paper presents polymer bonding using thick, uniform and patterned spacing layer of SU-8 2100 photoresist for wafer level package. SU-8, negative photoresist, can be coated uniformly by spin coater and it is cured at $95^{\circ}C$ and bonded well near the temperature. It can be bonded to silicon well, patterned with high aspect ratio and easy to form thick layer due to its high viscosity. It is also mechanically strong, chemically resistive and thermally stable. But adhesion of SU-8 to glass is poor, and in the case of forming thick layer, SU-8 layer leans from the perpendicular due to imbalance to gravity. To solve leaning problem, the wafer rotating system was introduced. Imbalance to gravity of thick layer was cancelled out through rotating wafer during curing time. And depositing additional layer of gold onto glass could improve adhesion strength of SU-8 to glass. Conclusively, we established the coating condition for forming patterned SU-8 layer with $400{\mu}m$ of thickness and 3.25 % of uniformity through single coating. Also we improved tensile strength from hundreds kPa to maximum 9.43 MPa through depositing gold layer onto glass substrate.

• 반도체디스플레이기술학회지
• /
• 제1권1호
• /
• pp.15-19
• /
• 2002

A new vacuum packaging process in wafer level is developed for the surface micromachining devices using glass silicon anodic bonding technology. The inside pressure of the packaged device was measured indirectly by the quality factor of the mechanical resonator. The measured Q factor was about 5$\times10^4$ and the estimated inner pressure was about 1 mTorr. And it is also possible to change the inside pressure of the packaged devices from 2 Torr to 1 mTorr by varying the amount of the Ti gettering material. The long-term stability test is still on the way, but in initial characterization, the yield is about 80% and the vacuum degradation with time was not observed.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.53-58
• /
• 2018

집적회로 소자의 축소가 물리적 한계에 도달 한 이후 3D 패키징, 임베디드 패키징 및 팬 아웃 웨이퍼 레벨 패키징(FOWLP, fan-out wafer level packaging)과 같은 혁신적인 패키징 기술들이 활발히 연구되고 있다. 본 연구에서는 FOWLP의 다층 재배선(redistribution layer)에 사용하기 위한 유무기 하이브리드 유전체 소재의 공정을 평가하였다. 폴리이미드(PI) 또는 폴리파라페닐렌벤조비스옥사졸(PBO)과 같은 현 유기 유전체와 비교하여 폴리실세스키옥산(polysilsesquioxane, PSSQ)라고 불리는 유무기 하이브리드 유전체는 기계적, 열적 및 전기적 안정성을 향상시킬 수 있고, UV 노광을 통하여 경화 공정과 패턴 공정을 동시에 할 수 있는 장점이 있다. 폴리실세스키옥산 용액을 6 인치 Si 웨이퍼에 스핀 코팅한 후 pre-baking과 UV 노광 공정을 이용하여 패턴 및 경화를 진행하였다. 10분의 UV 노광 시간으로 경화와 $2{\mu}m$ 라인 패턴 형성이 동시에 진행됨을 확인하였고, 경화된 폴리실세스키옥산 유전체의 유전상수는 2.0에서 2.4 로 측정되었다. 폴리실세스키옥산 소재를 이용하여 고온 경화 공정없이 UV 노광 공정만으로 경화와 패턴을 할 수 있는 공정 가능성을 보였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제34권2호
• /
• pp.4-11
• /
• 2021

• 마이크로전자및패키징학회지
• /
• 제20권1호
• /
• pp.7-13
• /
• 2013

3D 적층 IC 개발을 위한 본딩 기술의 현황에 대해 알아보았다. 실리콘 웨이퍼를 본딩하여 적층한 후 배선 공정을 진행하는 wafer direct bonding 기술보다는 배선 및 금속 범프를 먼저 형성한 후 금속 본딩을 통해 웨이퍼를 적층하는 공정이 주로 연구되고 있다. 일반적인 Cu 열압착 본딩 방식은 높은 온도와 압력을 필요로 하기 때문에 공정온도와 압력을 낮추기 위한 연구가 많이 진행되고 있으며, 그 가운데서 Ar 빔을 조사하여 표면을 활성화 시키는 SAB 방식과 실리콘 산화층과 Cu를 동시에 본딩하는 DBI 방식이 큰 주목을 받고 있다. 국내에서는 Cu 열압착 방식을 이용한 웨이퍼 레벨 적층 기술이 현재 개발 중에 있다.

• 센서학회지
• /
• 제31권1호
• /
• pp.36-40
• /
• 2022

High-power devices, such as LEDs and radars, inevitably generate a large amount of heat, which is the main cause of shortening lifespan, deterioration in performance, and failure of electronic devices. The embedded IC process can be a solution; however, when applied to large-area substrates (larger than 8 in), there is a limit owing to the difficulty in the process after wafer thinning. In this study, an 8-in wafer-level high-power electronic package based on the embedded IC process was implemented with temporary bonding and debonding technology using double-sided thermal release tape. Good heat-dissipation characteristics were demonstrated both theoretically and experimentally. These findings will advance the commercialization of high-power electronic packaging.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2000년도 Proceedings of 5th International Joint Symposium on Microeletronics and Packaging
• /
• pp.19-25
• /
• 2000

Dielectric polymer films produced from benzocyclobutene (BCB) formulations (CYCLOTENE＊ family resins) are known to possess many desirable properties for microelectronic applications; for example, low dielectric constant and dissipation factor, low moisture absorption, rapid curing on hot plate without reaction by-products, minimum shrinkage in curing process, and no Cu migration issues. Recently, BCB-based products for thick film applications have been developed, which exhibited excellent dissipation factor and dielectric constant well into the GHz range, 0.002 and 2.50, respectively. Derived from these properties, the applications are developed in: bumping/wafer level packaging, Ga/As chip ILD, optical waveguide, flat panel display, and lately in BCB-coated Cu foil for build-up board. In this paper, we review the relevant properties of BCB, then the application areas in bumping/wafer level packaging and BCB-coated Cu foil for build-up board.

• 반도체디스플레이기술학회지
• /
• 제18권1호
• /
• pp.65-69
• /
• 2019

The cure properties of ethoxysilyl diglycidyl isocyanurate(Ethoxysilyl-DGIC) and ethylsilyl diglycidyl isocyanurate (Ethylsilyl-DGIC) epoxy resin systems with a phenol novolac hardener were investigated for anticipating fan out-wafer level package(FO-WLP) applications, comparing with ethoxysilyl diglycidyl ether of bisphenol-A(Ethoxysilyl-DGEBA) epoxy resin systems. The cure kinetics of these systems were analyzed by differential scanning calorimetry with an isothermal approach, and the kinetic parameters of all systems were reported in generalized kinetic equations with diffusion effects. The isocyanurate type epoxy resin systems represented the higher cure conversion rates comparing with bisphenol-A type epoxy resin systems. The Ethoxysilyl-DGIC epoxy resin system showed the highest cure conversion rates than Ethylsilyl-DGIC and Ethoxysilyl-DGEBA epoxy resin systems. It can be figured out by kinetic parameter analysis that the highest conversion rates of Ethoxysilyl-DGIC epoxy resin system are caused by higher collision frequency factor. However, the cure conversion rate increases of the Ethylsilyl-DGEBA comparing with Ethoxysilyl-DGEBA are due to the lower activation energy of Ethylsilyl-DGIC. These higher cure conversion rates in the isocyanurate type epoxy resin systems could be explained by the improvements of reaction molecule movements according to the compact structure of isocyanurate epoxy resin.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2012년도 추계학술대회 논문집
• /
• pp.479-480
• /
• 2012

• 마이크로전자및패키징학회지
• /
• 제26권1호
• /
• pp.29-33
• /
• 2019

전자패키지 크기의 소형화와 전자기기의 성능 향상이 함께 이루어지면서 높은 입출력 밀도 구현이 중요한 요소로서 평가받고 있다. 이를 구현하기 위해 팬아웃 웨이퍼 레벨 패키지(FO-WLP)가 큰 주목을 받고 있다. 하지만 FO-WLP는 휨(Warpage) 현상에 취약하다는 약점이 있다. 휨 현상은 생산 수율 감소와 더불어 패키지 신뢰성 하락에 큰 원인이므로 이를 최소화하는 것이 필수적이다. 유한요소해석을 이용한 재질의 물성 등 FO-WLP의 휨 현상과 연관된 요소에 대한 많은 연구가 진행되어 왔지만, 대부분의 연구는 이러한 요소들의 불확실성을 고려하지 않았다. 재질의 물성, 칩의 위치 등 패키지의 휨 현상과 연관된 요소들은 제조 측면에서 보았을 때 불확실성을 가지고 있기 때문에, 실제 결과와 더 가깝게 모사하기 위해서는 이러한 요소들의 불확실성이 고려되어야 한다. 이번 연구에서는 FO-WLP 과정 중 칩의 탄성 계수가 정규 분포를 따르는 불확실성을 가졌을 때 휨 현상에 미치는 영향을 유한요소해석을 통해 알아보았다. 그 결과 칩의 탄성 계수의 불확실성이 최대 von Mises 응력에 영향을 미치는 것을 확인하였다. Von Mises 응력은 전체 패키지 신뢰성과 관련된 인자이기 때문에 칩의 물성에 대한 불확실성 제어가 필요하다.