• 제목/요약/키워드: Via Hole

검색결과 300건 처리시간 0.037초

FR4 PCB면적과 Via hole에 따른 LED PKG 열 저항 특성 분석 (The LED PKG Analysis of Thermal Resistance Characteristics by Following Via hole and FR4 PCB Area)

  • 김성현;정영기;박대희
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2011년도 제42회 하계학술대회
    • /
    • pp.1724-1725
    • /
    • 2011
  • 본 논문에서는 LED 패키지의 방열문제를 해결하기 위해 FR4 PCB에 Via-hole을 형성함으로써 열전달 능력을 향상시키고자 하였다. 또한 FR4 PCB의 면적과 Via-hole 크기 및 수량을 변화를 주어 그에 따른 K-factor를 측정 하였으며 열 저항 특성을 분석하였다. 결과로서, Via-hole을 형성한 FR4 PCB의 경우 초기 면적이 증가함에 따라 열 저항 및 접합온도가 급격히 감소하는 특성을 보였으며 200 [mm2]에서 안정화 되는 특성을 보였다. 또한 PCB 면적 및 Via-hole을 형성함에 따라 광 출력이 최대 17% 향상 되었다. 따라서 접합온도 및 열 저항에 있어서 PCB면적의 증가 및 Via-hole을 구성함에 있어 열전달 능력을 향상시킬 수 있음을 확인하였다.

  • PDF

무수축 LTCC 공정 중 Via Paste의 조성에 따른 Via 주변의 기공감소에 관한 연구 (Study on Reduction of Via hole Pore by Composition variation of Via paste during LTCC Constrained Sintering Process)

  • 조현민;김종규
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
    • /
    • pp.233-234
    • /
    • 2006
  • In this paper, Via hole pore were investigated during PLAS (PessureLess Assisted Constrained Sintering) process of LTCC. Ag and Ag-Pd paste mixture were tested for via paste. Ag paste with 10~25% Ag-Pd paste showed no via hole pore, but further increase of Ag-Pd contents in via paste increased via pore. From shrinkage curve, 10~25% Ag-Pd paste showed expansion behaviors before shrink and this phenomena result in the reduction of via hole pore during PLAS process.

  • PDF

Via-hole 구조의 n-접합을 갖는 수직형 발광 다이오드 전극 설계에 관한 연구 (Study on the Electrode Design for an Advanced Structure of Vertical LED)

  • 박준범;박형조;정탁;강성주;하준석;임시종
    • 마이크로전자및패키징학회지
    • /
    • 제22권4호
    • /
    • pp.71-76
    • /
    • 2015
  • 최근 Light Emitting Diode (LED)의 효율을 높이기 위한 연구가 활발히 진행 되고 있다. 특히 소자 측면에서는 수평형 LED, 수직형 LED, via-hole 구조의 수직형 LED 등의 다양한 구조가 제시되었다. 본 논문에서는 시뮬레이션을 통해 via-hole 구조의 수직형 LED의 새로운 전극 디자인을 제시하였다. 기존 Via-hole 구조의 수직형 LED의 n-contact hole 주변에 전류가 밀집되는 문제점을 해결하면서 유효 발광면적을 극대화 시켜 소자 전체에 균일한 전류를 주입할 수 있는 소자 디자인에 대해 평가하였다. 시뮬레이션 결과를 바탕으로 최적의 전극 디자인을 실제 디바이스로 제작하여 기존의 via-hole 구조의 수직형 LED와 비교 분석하였다. 최적화된 디자인이 적용된 via hole type 수직형 LED의 경우 기존 디자인에 비해 350 mA 주입시 약 0.2 V의 Forward Voltage 감소하였지만 광 출력은 비슷하여 최종적으로 4.2%의 WPE (Wall plug efficiency)가 향상됨을 보였다.

2단계 건식식각에 의한 GaAs Via-Hole 형성 공정 (A Via-Hole Process for GaAs MMIC's using Two-Step Dry Etching)

  • 정문식;김흥락;이지은;김범만;강봉구
    • 전자공학회논문지A
    • /
    • 제30A권1호
    • /
    • pp.16-22
    • /
    • 1993
  • A via-hole process for reproducible and reliable GaAs MMIC fabrication is described. The via-hole etching process consists of two step dry etching. During the first etching step a BC $I_{3}$/C $I_{2}$/Ar gas mixure is used to achieve high etch rate and small lateral etching. In the second etching step. CC $L_{2}$ $F_{2}$ gas is used to achieve selective etching of the GaAs substrate with respect to the front side metal layer. Via holes are formed from the backside of a 100$\mu$m thick GaAs substrate that has been evaporated initially with 500.angs. thick chromium and subsequently a 2000.angs. thick gold layer. The fabricated via holes are electroplated with gold (~20$\mu$m thick) to form via connections. The results show that established via-hole process is satisfactory for GaAs MMIC fabrication.

  • PDF

관통형 비아가 있는 다층 PCB의 SI 성능 연구 (Study of SI Characteristic of Multilayer PCB with a Through-Hole Via)

  • 김리진;이재현
    • 한국전자파학회논문지
    • /
    • 제21권2호
    • /
    • pp.188-193
    • /
    • 2010
  • 본 논문은 관통형 비아와 전송 선로 사이의 임피던스 불연속과 P/G(Power/Ground) 면 사이에서 발생되는 공진으로 인한 클록 신호 응답 성능 저하가 관통형 비아(through-hole via)가 있는 4층 PCB(Printed Circuit Boards)의 SI(Signal Integrity) 성능에 악영향을 미치는 것을 이론적으로 분석하였다. 비아 구조의 집중소자 모델링을 이용한 반사 전압 계산과 TDR(Time Domain Reflector) 시뮬레이션 결과 비교로 관통형 비아와 전송 선로 사이의 임피던스 불연속 최소화 시킬 수 있고, 관통형 비아 위치를 이용한 P/G면 공진 상쇄의 시뮬레이션 결과로 클록 신호 응답 성능을 향상시킬 수 있음을 확인하였다.

미세 비아홀 펀칭 공정 중 이종 재료 두께에 따른 버 생성 (Thickness Effect of Double Layered Sheet on Burr Formation during Micro-Via Hole Punching Process)

  • 신승용;임성한;주병윤;오수익
    • 소성∙가공
    • /
    • 제13권1호
    • /
    • pp.65-71
    • /
    • 2004
  • Recent electronic equipment becomes smaller, more functional, and more complex. According to these trends, LTCC(low temperature co-fired ceramic) has been emerged as a promising technology in packaging industry. It consists of multi-layer ceramic sheet, and the circuit has 3D structure. In this technology via hole formation plays an important role because it provides an electric path for the packaging interconnection network. Therefore via hole qualify is very important for ensuring performance of LTCC product. Via holes are formed on the green sheet that consists of ceramic(before sintering) layer and PET(polyethylene terephthalate) one. In this paper we found the correlation between hole quality and process condition such as PET thickness and ceramic thickness. The shear behavior of double layer sheet by micro hole punching which is different from that of single layer one was also discussed.

UV 레이저에 의한 블라인드 비아홀 가공 (Blind via Hole manufacturing technology using UV Laser)

  • 장정원;김재구;신보성;장원석;황경현
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2002년도 추계학술대회 논문집
    • /
    • pp.160-163
    • /
    • 2002
  • Micro via hole Fabrication is studied by means of minimizing method to circuit size as many electric products developed to portable and minimize. Most of currently micro via hole fabrication using laser is that fabricate insulator layer using CO2 Laser after Cu layer by etching, or fabricate insulator layer using IR after trepanning Cu by UV. In this paper, it was performed that a metal layer and insulator layer were worked upon only one UV laser, and increase to processing speed by experiment.

  • PDF

MEMS 패키징에서 구리 Via 홀의 기계적 신뢰성에 관한 연구 (Mechanical Reliability Issues of Copper Via Hole in MEMS Packaging)

  • 좌성훈
    • 마이크로전자및패키징학회지
    • /
    • 제15권2호
    • /
    • pp.29-36
    • /
    • 2008
  • 본 연구에서는 MEMS 소자의 직접화 및 소형화에 필수적인 through-wafer via interconnect의 신뢰성 문제를 연구하였다. 이를 위하여 Au-Sn eutectic 접합 기술을 이용하여 밀봉(hermetic) 접합을 한 웨이퍼 레벨 MEMS 패키지 소자를 개발하였으며, 전기도금법을 이용하여 수직 through-hole via 내부를 구리로 충전함으로써 전기적 연결을 시도하였다. 제작된 MEMS 패키지의 크기는 $1mm{\times}1mm{\times}700{\mu}m$이었다. 제작된 MEMS패키지의 신뢰성 수행 결과 비아 홀(via hole)주변의 크랙 발생으로 패키지의 파손이 발생하였다. 구리 through-via의 기계적 신뢰성에 영향을 줄 수 있는 여러 인자들에 대해서 수치적 해석 및 실험적인 연구를 수행하였다. 분석 결과 via hole의 크랙을 발생시킬 수 있는 파괴 인자로서 열팽창 계수의 차이, 비아 홀의 형상, 구리 확산 현상 등이 있었다. 궁극적으로 구리 확산을 방지하고, 전기도금 공정의 접합력을 향상시킬 수 있는 새로운 공정 방식을 적용함으로써 비아 홀 크랙으로 인한 패키지의 파괴를 개선할 수 있었다.

  • PDF

FR4 PCB면적과 Via-hole이 LED패키지에 미치는 열적 특성 분석 (Analysis of Thermal Properties in LED Package by Via-hole and Dimension of FR4 PCB)

  • 김성현;이세일;양종경;박대희
    • 한국전기전자재료학회논문지
    • /
    • 제24권3호
    • /
    • pp.234-239
    • /
    • 2011
  • In this study, the heat transfer capability have been improved by using via-holes in FR4 PCB, when the LED lighting is designed to solve the thermal problem. The thermal resistance and junction temperature were measured by changing the dimension of FR4 PCB and size of via hole. As a result, when the dimension was increased initially, the thermal resistance and junction temperature was decreased rapidly, the ones was stabilized after the dimension of 200 $[mm^2]$. Also, the light output was improved up to maximum 17% by formation of via-hole and expansion of dimension in FR4 PCB. Therefore, the thermal resistance and junction temperature could be improved by expansion of PCB dimension and configuration of via-hole ability.

PCB 구조와 via hole 구성에 따른 LED 패키지의 열적 광학적 특성 분석 (The Analysis of Thermal & Optical Properties in LED Package by the PCB structure and via hole formation)

  • 이세일;이승민;양종경;박형준;박대희
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2009년도 하계학술대회 논문집
    • /
    • pp.297-298
    • /
    • 2009
  • 대부분의 반도체 소자의 고장 원인은 85%정도가 열로 인한 것이며, 고출력 LED는 인가된 에너지의 20%정도의 광으로 출력되며 나머지 80%가 열로 전환된다. 본 논문에서는 PMS-50과 KEITHLEY 2430을 이용하여 PCB 구조와 Via hole 구성에 따른 LED 패키지의 열적 광학적 특성을 분석하였다. 0.6mm의 Via hole을 가진 FR4 PCB의 열특성이 가장 우수하였으며, Via hole 0.6mm FR4 PCB의 경우 McPCB에 상응하는 광출력 특성을 보였다.

  • PDF