• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.584-586
• /
• 2017

본 논문에서는 인터넷 장치의 보안을 위해 경량 대칭 암호화와 경량 인증을 통합 한 하드웨어 아키텍처를 제안한다. 암호화 핵심은 PRESENT 알고리즘과 제안된 새로운 경량 암호화 알고리즘으로 구성된다. 또한 HB 및 HB +, HB-MP, HB-MP + 인증 알고리즘들을 포함한다. 통합 보안 시스템은 Verilog HDL을 사용하여 설계되었으며 Modelsim SE 및 Xilinx Design Suite 14.3 프로그램을 사용하여 검증 및 합성되었다. 제안하는 암호화 코어 하드웨어 구조는 Spartan6 FPGA 장치에서 합성한 결과 189Mhz 주파수와 1130개 슬라이스를 가진다.

• 한국정보기술학회 영문논문지
• /
• 제10권2호
• /
• pp.153-166
• /
• 2020

DDI(Display Driver IC) are used to drive numerous pixels that make up display. For stable driving of DDI, it is necessary to attach a protective film to shield electromagnetic waves. When the protective film is attached, defects often occur if the film is inclined or the center point is not aligned. In order to minimize such defects, an algorithm for correcting the center point and the inclined angle using camera image information is required. This technology detects the corner coordinates of the protective film by image processing in order to correct the positional defects where the protective film is attached. Corner point coordinates are detected using an algorithm, and center point position finds and correction values are calculated using the detected coordinates. LUT (Lookup Table) is used to quickly find out whether the angle is inclined or not. These algorithms were described by Verilog HDL. The method using the existing software requires a memory to store the entire image after processing one image. Since the method proposed in this paper is a method of scanning by adding a line buffer in one scan, it is possible to scan even if only a part of the image is saved after processing one image. Compared to those written in software language, the execution time is shortened, the speed is very fast, and the error is relatively small.

• 인터넷정보학회논문지
• /
• 제10권1호
• /
• pp.1-9
• /
• 2009

본 논문에서는 MB-OFDM 시스템에서 사용되는 RS(23,17)부호의 복호기에 사용될 수 있는 PS-DCME(Pipeline Structured-Degree Computationless Modified Euclidean) 알고리즘을 제안한다. 제안된 PS-DCME 알고리즘은 다항식의 차수 계산과 차수 비교를 하지 않고 상태(state) 변화만을 이용하여 ME 알고리즘을 수행하기 때문에, 복호기의 하드웨어 복잡도를 줄일 수 있으며, 고속의 RS(Reed-Solomon) 복호기를 구현할 수 있다. Verilog HDL을 사용하여 알고리즘을 구현하였고, 삼성 65nm library를 이용하여 합성한 결과, 400MHz(2.5nsec)에서 timing closure되었기 때문에, 실제 ASIC을 제작했을 경우에 250MHz정도까지는 동작이 보장된다고 볼 수 있으며, gate count는 19,827이다.

• 전기전자학회논문지
• /
• 제24권2호
• /
• pp.665-668
• /
• 2020

자동차 내부의 CAN 버스에서 노드 하나가 해킹을 당한 경우, 차량에 위해를 가하지 못하게 해당 노드를 차단하려면 각 노드를 고유하게 특정하여야 하지만 CAN 버스에는 이러한 기능이 존재하지 않는다. 본 논문에서는 CAN 버스가 부팅될 때 개별 노드에 고유 ID를 자동으로 부여하는 물리 계층 보안 기법을 제안한다. 제안한 기법을 Verilog HDL을 이용하여 CAN 컨트롤러에 구현하였고, 이를 통해 CAN 버스 노드의 고유 ID가 자동으로 부여되고 악의적인 내부 공격이 차단됨을 확인하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.185-185
• /
• 2000

This paper designs an interference mitigation filter for GPS receiver using a time-domain signal processing techniques (Adaptive Transversal filter). ATF is designed using verilog and simulated using COSSAP for evaluating its performance.

• 한국정보통신학회논문지
• /
• 제14권7호
• /
• pp.1581-1588
• /
• 2010

대부분의 디지털 촬영 장치는 비용 및 속도 상의 이점을 위해 Color Filter Array(CFA)를 포함하고 있는 단일 이미지 센서를 사용한다. 따라서 완전한 컬러 영상으로 복원하기 위하여 다양한 컬러 보간 방법이 개발되고 있다. 본 논문은 이러한 컬러 보간 방법 중, 방향성 필터를 이용하여 수직, 수평, 대각선 방향의 에지를 고려한 컬러 보간 방법에 관한 것이다. 하드웨어 구현을 위해 하드웨어 자원의 효율성을 고려하였다. Kodak 테스트 영상 24장으로 실험하여 기존 방법과 비교함으로써 제안한 방법의 성능을 확인하였다. Verilog HDL로 구현하였으며, Virtex4 FPGA 보드와 CMOS 이미지 센서를 이용하여 검증하였다.

• 한국콘텐츠학회논문지
• /
• 제10권8호
• /
• pp.59-65
• /
• 2010

본 논문은 MPEG-2 Transport Stream (TS) 데이터를 인터넷 망에 전송하기 위한 하드웨어 설계를 제안한다. 제안한 설계는 1개에서 7개 내의 비디오/오디오 스트림을 IP 패킷으로 변환하는 캡슐화 모듈과 연속적인 여러 개의 TS 패킷들로부터 DSM-CC PS 패킷을 추출하여 재구성한 후 IP 패킷으로 변환하는 패킷변환 모듈로 구성된다. 그래서 출력되는 IP 패킷들을 150Mbps 이상의 처리속도를 지원한다. 제안된 모듈들은 ALTERA사의 참조디자인을 토대로 수정 보완한 후 패킷변환 모듈을 추가한 것으로써 하드웨어 기술언어인 Verilog-HDL로 설계하였으며 모의실험을 통해 기능을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.46-51
• /
• 2010

우리가 제안한 새로운 하이브리드 버스 중재 방식은 기존의 Fixed priority 방식과 Round-Robin 방식을 혼재한 것으로 고정된 우선순위로 인한 버스 우선권 독점현상을 방지하고 각 마스터에 효율적으로 버스 우선권을 할당한다. 제안한 중재 방식과 기존의 방식들은 verilog와 하이닉스 0.18um 공정 라이브러리를 이용하여 합성하고, 게이트 카운트와 면적 용적을 비교함으로써 검증하였다. 성능 분석 결과, 우리가 제안한 중재방식이 기존의 방식들보다 성능이 우수하고, 버스 점유율의 효율적인 관리가 가능함을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.648-651
• /
• 2001

본 논문에서는 위성방송용으로 제안되고 있는 GF(2$^{8}$ )상의 8중 오류정정 (204, 188) Reed-Solomon 복호기를 설계하고 CMOS 라이브러리를 이용하여 합성하였다. Reed-Solomon 부호의 복호 알고리즘은 오증을 계산하고, 오류위치 다항식을 추한 후, 오류를 판단하여, 오류치를 구하는 4단계로 이루어 지는데, 본 논문에서는 Modified Euclid 알고리즘을 사용하여 설계가 이루어졌다. 먼저, 알고리즘과 회로의 동작을 확인하기 위해 C++로 프로그램을 작성하여 검증을 한 후, 이를 바탕으로 VLSI 설계를 위해서 Verilog HDL로 하드웨어를 기술하였다. 또한, 각 블록에 대한 로직 시뮬레이션을 거친 후, 최종적으로 Synopsys사의 합성 툴을 이용해서 회로를 합성하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.430-432
• /
• 2015

80/128-비트의 마스터키를 지원하는 초경량 블록암호 PRESENT-80/128의 하드웨어 구현에 대해 기술한다. PRESENT 알고리듬은 SPN (substitution and permutation network)을 기반으로 하며 31번의 라운드 변환을 갖는다. 64-비트 데이터 패스를 갖는 단일 라운드 변환 회로를 이용하여 31번의 라운드가 반복처리 되도록 하였으며, 암호화/복호화 회로가 공유되도록 설계하였다. Verilog HDL로 설계된 PRESENT 프로세서를 Virtex5 XC5VSX-95T FPGA로 구현하여 정상 동작함을 확인하였다. 최대 275 Mhz 클록으로 동작하여 550 Mbps의 성능을 갖는 것으로 예측되었다.