• The KIPS Transactions:PartA
• /
• v.15A no.1
• /
• pp.61-68
• /
• 2008

In this paper, we propose the VLSI design of Multi-Format Video Decoder (MFD) to support video codec standards such as MPEG-2, MPEG-4, H.264 and VC-1. The target of the proposed MFD is the Full HD (High Definition) video processing needed for the high-end D-TV SoC (System-on-Chip). The size of the design is reduced by sharing the common large-size resources such as the RISC processor and the on-chip memory among the different codecs. In addition, a detachable architecture is introduced in order to easily add or remove the codecs. The detachable architecture preserves the stability of the previously designed and verified codecs. The size of the design is about 2.4 M gates and the operating clock frequency is 225MHz in the Samsung 65nm process. The proposed MFD supports more than Full-HD (1080p@30fps) video decoding, and the largest number of video codec standards known so far.

• Proceedings of the Korea Contents Association Conference
• /
• 2007.11a
• /
• pp.837-841
• /
• 2007

최근 영상을 중심으로 여러 형태의 정보를 결합하여 저장하거나 전송하는 멀티미디어가 많은 관심을 받고 있다. 현재 카메라와 관련된 동영상 캡처기술은 Motion JPEG이 주류를 이루고 있으며, 텔레비전, DMB 등의 방송 분야 및 DVD, VCR 분야에서는 MPEG-2, MPEG-4, H.264 및 WMV9 등의 압축 코덱이 채용되고 사용되고 있다. 그러나 이러한 다양한 영상 표준방식은 디코딩시 호환성 문제가 발생하게 되고 이에 따라 통합 코덱 연구가 필요하다. 이에 본 논문은 일반적 스텝 양자화외에 데드존 양자화를 사용하고 "$4{\times}4$", "$4{\times}8$", "$8{\times}4$", "$8{\times}8$"의 다양한 블록크기의 변환을 지원하는 VC-1을 기반으로 한 ITIQ C언어를 통해 시뮬레이션하고 최적화된 결과를 VHDL로 구현하여 향후 통합코덱 연구에 응용 가능하도록 연구 및 분석평가 하였다. 설계결과 4:2:0의 YCbCr포맷의 최초 $16{\times}16$블록을 복원하는데 483~510클록이 소요되었고 Xilinx XCVPC100 FF1696-6 환경에서 93,128개의 게이트 수와 71.469MHz의 동작속도를 나타내었다. 이는 640*480 크기의 컬러영상을 디코딩 하는데 프레임 당 최대 0.0074초가 소요됨을 의미하며 초당 30프레임의 영상에서도 0.222초면 디코딩이 가능한 결과이다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2011.07a
• /
• pp.192-195
• /
• 2011

본 논문에서는 JCT-VC(Joint Collaboration Team on Video Coding)에서 표준화가 진행 중인 HEVC(High Efficiency Video Coding)의 Test Model 인 HM1.0과 현재 디지털 방송, 통신, 저장 매체 등 다양한 응용 분야에 사용되고 있는 범용 비디오 코덱들 간의 객관적, 주관적 측면에서의 부호화 성능을 비교한다. 이를 통해 HEVC의 현재 성능 수준에 대한 평가 결과를 보이고, 활용 가능성에 대해 결론을 맺는다. 비교 대상 코덱으로는 H.264/AVC 표준의 S/W 기반인 VideoLAN Project의 x264와 MPEG-2 표준으로 Harmonic사의 H/W기반의 최신형 실시간 인코더인 Electra8000을 사용하였다. 총 5개의 HD(1920x1080)영상에 대한 객관적 성능 비교 결과, HM1.0이 x264 대비 평균 44.93%의 BD-rate 감소와 평균 1.65%의 BD-PSNR 증가를 보였고, Electra8000에 대해서도 월등히 높은 성능차를 보였다. 주관적 화질 비교 결과 동일 PSNR 조건하에서 HM1.0이 범용 비디오 코덱들보다 주관적 화질이 유사하거나 좀 더 나음을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.11
• /
• pp.57-62
• /
• 2011

In this paper, an efficient architecture for MFVLD(Multi-Format Variable Length Decoder) which can process H.264, MPEG-2, MPEG-4, AVS, VC-1 bitstream is proposed. The proposed MF-VLD is designed to be adapted to the MPSOC (Multi-processor System on Chip) architecture, uses bit-plane algorithm for the processing of inverse quantized data to reduce the width of AHB bus. External SDRAM is used to minimize the internal memory size. In this architecture, the adding or removing each variable length decoder can be easily done by using multiplexor. The designed MF-VLD can be operated in 200MHz at 0.18um process. The gate size is 657K gate and internal memory size is 27Kbyte.

• The KIPS Transactions:PartA
• /
• v.18A no.2
• /
• pp.39-44
• /
• 2011

This paper proposes the new high-performance circuit architecture of the transform and quantization for unified video CODEC. The proposed architecture can be applied to all kinds of transforms and quantizations for the video compression standards such as JPEG, MPEG-1/2/4, H.264 and VC-1. We defined the permutation matrices to reorder the transform matrix of the $8{\times}8$ DCT and partitioned the reordered $8{\times}8$ transform matrix into four $4{\times}4$ sub-matrices. The $8{\times}8$ DCT is performed by repeating the $4{\times}4$ DCT's based on the reordered and partitioned transform matrices. Since our circuit accepts the transform coefficients from the users, it can be extended very easily to cover any kind of DCT-based transforms for future standards. The multipliers in the DCT circuit are shared by the quantization circuit in order to minimize the circuit size. The quantization circuit is merged into the DCT circuit without any significant increase of circuit resources and processing time. We described the proposed DCT and quantization circuit at RTL, and verified its operation on FPGA board.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.345-348
• /
• 2013

This paper provides a method for compression and transmission of on-chip bus data. As the data traffic on on-chip buses is rapidly increasing with enlarged video resolutions, many video processor chips suffer from a lack of bus bandwidth and their IP cores have to wait for a longer time to get a bus grant. In multimedia data such as images and video, the adjacent data signals very often have little or no difference between them. Taking advantage of this point, this paper develops a simple bus data compression method to improve the chip performance and presents its hardware implementation. The method is applied to a Video Codec - 1 (VC-1) decoder chip and reduces the processing time of one macro-block by 13.6% and 10.3% for SD and HD videos, respectively.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2015.07a
• /
• pp.470-473
• /
• 2015

본 논문에서는 MPEG 에서 현재 Type-1 동영상 표준을 위해 연구를 진행하고 있는 인터넷 비디오 코딩(Internet Video Coding, IVC)의 압축 성능에 대한 평가 방법 및 결과를 다룬다. 다년간의 연구로 IVC 의 성능은 매우 개선되어 왔으나, 산업이 원하는 수준에 도달했는지를 검증하기 위해서는 타 동영상 코덱과의 비교 평가 역시 필요하다. 이를 위하여, AVC/H.264 를 기반으로 Type-1 표준화를 진행해온 Web Video Coding(WebVC)의 인코더와 IVC Test Model 10.0 을 압축 성능 관점에서 객관적으로 비교 평가함으로써, IVC 의 부호화 성능의 뛰어남을 보이고자 한다. 또한, 상용화된 AVC/H.264 High Profile 과도 비교함으로써, IVC 의 객관적인 성능을 확인하고자 한다. 특별히, MPEG 내에서 결정한 시각적 비교 조건(Visual comparison condition)에 입각한 목표 비트율 및 양자화 변수 조건에 맞추어 평가한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2013.06a
• /
• pp.176-179
• /
• 2013

본 논문에서는 JCT-VC 에서 2013 년 1 월에 표준화가 완료된 High Efficiency Video Coding (HEVC)과 구글에서 2013 년 6 월에 개발 완료 예정인 VP9 의 압축 효율 비교를 수행한다. HEVC 는 UHD 등 고화질 방송 등에 대응하도록 디자인 되었으며, VP9 은 유튜브 (YouTube) 등과 같은 인터넷 비디오 스트리밍에 적합하도록 디자인되었다. VP9 의 경우 HEVC 와는 달리 로열티 프리 (royalty-free)를 지향하며 오픈소스 (open source) 방식으로 개발이 진행되고 있다. 본 논문에서는 HEVC 와 VP9 의 디자인 차별점을 소개하고, 랜덤 액세스 환경(Random Access, RA)과 저지연 환경 (Low Delay, LD)에서 HEVC 와 VP9 의 압축 효율을 비교한다. 실험 결과에 따르면, 방송 및 패키지 미디어 등에서 많이 사용될 랜덤 액세스 환경에서는 VP9 이 HEVC 대비 32.7% 열세를 보인다. 비디오 컨퍼런스등과 같은 저지연 환경에서는 VP9 이 HEVC 대비 26.7% 열세를 보인다. VP9 의 경우 개발이 완료된 것이 아니므로, 향후 압축 효율의 향상이 있을 것으로 기대된다.